



ΔΗΜΟΚΡΙΤΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΡΑΚΗΣ
ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ
ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ
ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ
ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ
ΣΥΣΤΗΜΑΤΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

**Αρχιτεκτονικές μνημών τυποποιημένων κελιών για την επιτάχυνση
διανυσματικών υπολογισμών εντός μνήμης**

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

Σωκράτης Ραφαήλ Μπίτζης, ΑΕΜ: 57846

Επιβλέπων Καθηγητής: Γεώργιος Δημητράκοπουλος, Αν. Καθηγητής, ΗΜΜΥ,
Δ.Π.Θ.

Ξάνθη, 2024



ΔΗΜΟΚΡΙΤΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΡΑΚΗΣ
ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ
ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ
ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ
ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΤΕΧΝΟΛΟΓΙΑΣ
ΣΥΣΤΗΜΑΤΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ

**Αρχιτεκτονικές μνημών τυποποιημένων κελιών για την επιτάχυνση
διανυσματικών υπολογισμών εντός μνήμης**

ΔΙΠΛΩΜΑΤΙΚΗ ΕΡΓΑΣΙΑ

Σωκράτης Ραφαήλ Μπίτζης, ΑΕΜ: 57846

ΕΞΕΤΑΣΤΙΚΗ ΕΠΙΤΡΟΠΗ

Επιβλέπων καθηγητής: Γεώργιος Δημητρακόπουλος, Αν. Καθηγητής, ΗΜΜΥ, ΔΠΘ

2ο Μέλος: Γεώργιος Συρακούλης, Καθηγητής, ΗΜΜΥ, ΔΠΘ

3ο Μέλος: Παύλος Εφραιμίδης, Καθηγητής, ΗΜΜΥ, ΔΠΘ

Ξάνθη, 2024



**DEMOCRITUS UNIVERSITY OF THRACE
SCHOOL OF ENGINEERING
DEPARTMENT OF ELECTRICAL AND COMPUTER
ENGINEERING
SECTOR OF ELECTRONICS TECHNOLOGY AND
COMPUTER SYSTEMS**

Vector computation acceleration in standard-cell-based memories

DIPLOMA THESIS

Socratis Rafail Bitzis, Registration Number: 57846

COMMITTEE OF EXAMINERS

Supervisor: Giorgos Dimitrakopoulos, Associate Professor, EECE, DUTH

Member 2: Georgios Sirakoulis, Professor, EECE, DUTH

Member 3: Pavlos Efraimidis, Professor, EECE, DUTH

Xanthi, 2024

Περίληψη

Οι αρχιτεκτονικές υπολογισμού εντός μνήμης επαυξάνουν τα κυκλώματα των μνημών με περιφερειακά κυκλώματα υπολογισμού επιτρέποντας έτσι την εκτέλεση των υπολογισμών εντός της μνήμης. Με τον τρόπο αυτό αυξάνεται η παραλληλία των υπολογισμών και μειώνεται η ανάγκη επικοινωνίας των μνημών με τα επεξεργαστικά στοιχεία. Αυτό κρίνεται ιδιαίτερα αποτελεσματικό στην περίπτωση των εφαρμογών μηχανικής μάθησης που βασίζουν τη λειτουργία τους κυρίως σε διανυσματικούς υπολογισμούς και πράξεις πινάκων.

Οι υπολογισμοί εντός της μνήμης μπορούν να πραγματοποιηθούν με πολλούς τρόπους. Οι κύριες λύσεις που έχουν προταθεί στην βιβλιογραφία μέχρι στιγμής αφορούν (α) την προσαρμογή των κελιών SRAM σε επίπεδο τρανζίστορ για την υποστήριξη βασικών πράξεων τόσο σε επίπεδο τάσεων όσο και ρευμάτων, (β) την χρήση νέων μη συμβατικών τεχνολογιών όπως οι μνήμες αντιστατών, και (γ) τη χρήση παραδοσιακών ψηφιακών κυκλωμάτων τυποποιημένων κελιών.

Στα πλαίσια της εργασίας αυτής υιοθετήσαμε μια αμιγώς ψηφιακή προσέγγιση, η οποία, ενώ μπορεί να εκτελεί πολλαπλασιασμούς πινάκων, καταφέρνει δομικά να μιμείται την οργάνωση μια τυπικής μνήμης, συνοδεύοντας κυκλώματα αποθήκευσης του ενός μπιτ με βασικές λογικές πύλες και κελιά πλήρους ή μερικής άθροισης. Κάθε κελί αποτελείται από ένα τμήμα μνήμης καθώς και συνδυαστική λογική για τον υπολογισμό των ενδιάμεσων αποτελεσμάτων πολλαπλασιασμού και αθροίσματος. Όλο το σύστημα σχεδιάστηκε ώστε να είναι πλήρως συνθέσιμο από τυπικά εργαλεία λογικής σύνθεσης. Ο υπολογισμός πραγματοποιείται σειριακά αφού αρχικά διαχωρίσουμε τους πίνακες προς πολλαπλασιασμό στα επιμέρους μονο-μπιτα τμήματά τους. Η σειριακή μέθοδος υπολογισμού μας οδηγεί στο να χρησιμοποιούμε εξαιρετικά μικρά κελιά που με την σειρά τους επιτρέπουν το σύστημα να λειτουργεί σε υψηλές συχνότητες έως και 3 GHz όπως μετρήθηκε σε μια τεχνολογία των 40nm που λειτουργεί στα 0.8V.

Λέξεις-κλειδιά: Αρχιτεκτονικές υπολογισμών εντός μνήμης, Επιτάχυνση διανυσματικών υπολογισμών, Σειριακοί υπολογισμοί.

Abstract

In-memory computing architectures augment memory circuits with peripheral computing circuits, enabling calculations to be performed within the memory itself. This increases the parallelism of computations and reduces the need for communication between the memory and the processing elements. This is particularly effective for machine learning applications that rely primarily on vector computations and matrix operations.

In-memory computations can be implemented in a variety of ways. The main solutions proposed in the literature so far include (a) adapting SRAM cells at the transistor level to support basic operations using either local voltages or currents, (b) using analog computation with new non-conventional technologies such as memristors that additionally require digital to analog and analog to digital conversion, and (c) using traditional digital circuits of standard cells.

In this work, we follow a purely-digital design approach, and design a new architecture that is capable of performing matrix multiplications, while structurally mimicking the organization of a typical memory. Each memory cell consists of a memory section as well as combinatorial logic for calculating intermediate multiplication and addition results, i.e., a flip-flop based single-bit storage cell is accompanied by basic logic gates and a full or half adder cell. The entire system was designed to be fully synthesizable from standard cells using commercial logic synthesis tools. Matrix computation is performed serially after initially dividing the matrices to be multiplied into their individual single-bit components. The serial computation method leads us to use extremely small cells, which in turn allow the system to operate at high frequencies of up to 3 GHz as measured in a 40nm technology operating at 0.8V.

Keywords: In-memory computing, Vector computation acceleration, Bit-Serial.

1. Εισαγωγή

1.1 Ανάγκη αρχιτεκτονικών υπολογισμού εντός μνήμης

Στον υπολογιστικό κόσμο, ο όγκος των δεδομένων συνεχώς αυξάνεται, οδηγώντας σε όλο και πιο πολύπλοκες εφαρμογές. Για την επεξεργασία αυτών των δεδομένων, απαιτούνται συστήματα μεγάλης ταχύτητας και παραλληλίας, ειδικά όταν μιλάμε για εφαρμογές πραγματικού χρόνου. Τα συμβατικά υπολογιστικά συστήματα αντιμετωπίζουν δυσκολίες, όσον αφορά πολύπλοκες πράξεις μεγάλου όγκου δεδομένων, λόγω της συνεχούς επικοινωνίας με την εξωτερική μνήμη η οποία απαιτείται. Οι αρχιτεκτονικές υπολογισμού εντός μνήμης σκοπεύουν να λύσουν αυτό το πρόβλημα, χρησιμοποιώντας κελιά τα οποία συνδυάζουν δυνατότητες μνήμης και υπολογισμού, είτε με έτοιμες διατάξεις μνημών τυχαίας προσπέλασης [4], [40] μαζί με περιφερειακές λογικές πύλες ή με τυποποιημένα κελιά μνήμης, όπως καταχωρητές. Η χρήση τέτοιων αρχιτεκτονικών οδηγεί σε περιορισμένη ανάγκη επικοινωνίας με την εξωτερική μνήμη, μειώνοντας τον απαιτούμενο χρόνο και ισχύ του υπολογισμού. Επιπλέον, χρησιμοποιώντας πίνακες τυποποιημένων κελιών μνήμης με σχετικά μικρές διαστάσεις, παρατηρείται όφελος, όσον αφορά την επιφάνεια και την ισχύ, έναντι των κλασικών μνημών τυχαίας προσπέλασης λόγω περιορισμένης ανάγκης για περιφερειακά κυκλώματα [5]. Τέτοιες αρχιτεκτονικές χαρακτηρίζονται επίσης από υψηλή παραλληλία. Το σύνολο όλων αυτών των χαρακτηριστικών ευνοεί την επιτάχυνση υπολογισμών μεγάλης πολυπλοκότητας και όγκου δεδομένων, όπως οι διανυσματικοί υπολογισμοί που λαμβάνουν μέρος σε κολοσσιαίο εύρος εφαρμογών, όπως οι αλγόριθμοι μηχανικής μάθησης [17] και η επεξεργασία εικόνας-βίντεο [18].


Στους αλγόριθμους μηχανικής μάθησης, διανυσματικοί υπολογισμοί με μορφή πολλαπλασιασμών πινάκων χρησιμοποιούνται κατά την εκπαίδευση αλλά και την εκτέλεση μοντέλων, όπως ο πολλαπλασιασμός βαρών στα νευρωνικά δίκτυα, μία πράξη η οποία είναι αναπόσπαστο κομμάτι κάθε νευρωνικού δικτύου. Όσον αφορά την επεξεργασία εικόνας, η επεξεργασία με χρήση συνέλιξης έχει πολλές χρήσιμες εφαρμογές. Από τη μία, μπορούμε να εξαγάγουμε πληροφορίες από την ίδια την εικόνα, όπως για παράδειγμα χαρακτηριστικά επιφάνειας, γωνίες σχημάτων, χρώματα και υφές, ή ακόμα πιο εξειδικευμένες εφαρμογές όπως η αναγνώριση και ανίχνευση προσώπου, αντικειμένων, κειμένου κ.ο.κ. Από την άλλη, έχουμε εφαρμογές οι οποίες εξάγουν μία καινούρια εικόνα αφού επεξεργαστούμε τα εικονοστοιχεία της αρχικής εικόνας. Τέτοιες εφαρμογές περιλαμβάνουν το φιλτράρισμα, όπου μειώνουμε τον θόρυβο για να καθαρίσουμε την εικόνα, ενίσχυση εικόνας, όπου αυξάνουμε την ευκρίνεια και αντίθεση στις εικόνες καθώς και εφαρμογές παραμόρφωσης εικόνας. Το ευρύ φάσμα εφαρμογών νευρωνικών δικτύων και επεξεργασίας εικόνας δημιουργούν την ανάγκη για βελτιστοποίησή τους, με εστίαση σε διανυσματικούς υπολογισμούς που επιβαρύνουν σημαντικά αυτές τις εφαρμογές τόσο από άποψη χρόνου, όσο και πόρων.

1.2 Νευρωνικά δίκτυα

Οι διανυσματικοί υπολογισμοί, όπως αναφέρθηκε προηγουμένως, είναι αναπόσπαστο κομμάτι των νευρωνικών δικτύων τόσο κατά την εκπαίδευση, όσο και κατά την χρήση. Τα (τεχνητά) νευρωνικά δίκτυα [15] είναι μία μέθοδος επίλυσης υπολογιστικών προβλημάτων βασισμένη στην λειτουργία βιολογικών νευρωνικών δικτύων. Τα νευρωνικά δίκτυα μπορούν είτε να εφαρμοστούν ως αλγόριθμοι σε προϋπάρχοντα συστήματα (δηλαδή χωρίς την χρήση εξειδικευμένου υπολογιστικού συστήματος) και μάλιστα μόνο έτσι γινόταν αρχικά, ή να εφαρμοστούν σε εξειδικευμένα συστήματα τα οποία υποστηρίζουν και ενισχύουν τα πλεονεκτήματα των νευρωνικών δικτύων [16]. Στην δεύτερη περίπτωση, οι αρχιτεκτονικές που αναπτύσσονται εστιάζουν σε υψηλή παραλληλία πολλαπλών υπολογιστικών μονάδων χαμηλής δύναμης, καθώς επίσης και στην τοπική αποθήκευση των δεδομένων υπό επεξεργασία σε αντίθεση με την κλασική Φον Νόιμαν αρχιτεκτονική υπολογιστών. Σε κάθε περίπτωση, είτε σε θεωρητικό, είτε σε πρακτικό επίπεδο, η δομή των τεχνητών νευρωνικών δικτύων βασίζεται στην διασύνδεση πολλαπλών νευρώνων, και είναι το είδος των νευρώνων και ο τρόπος που συνδέονται ο ένας με τον άλλο που διαφοροποιεί τα δίκτυα μεταξύ τους.

Κάθε νευρώνας [14] λειτουργεί ως μία μικρή, απλή υπολογιστική μονάδα, έχει έναν αριθμό σημάτων εισόδου και ένα σήμα εξόδου. Σε κάθε μία από τις εισόδους του έχει έναν συγκεκριμένο συντελεστή (συνήα αναφερόμαστε σε αυτούς τους συντελεστές ως βάρη του νευρώνα) με τον οποίο πολλαπλασιάζεται η αντίστοιχη τιμή εισόδου. Έπειτα αυτά τα γινόμενα αθροίζονται για να δώσουν μία τιμή η οποία θα εισαχθεί στην συνάρτηση του νευρώνα για να δώσει την τιμή εξόδου του νευρώνα. Μερικές συνηθισμένες συναρτήσεις ενεργοποίησης νευρώνων είναι η ταυτοτική συνάρτηση (όπου η έξοδος του νευρώνα ταυτίζεται με το άθροισμα

των γινομένων μεταξύ των συντελεστών εισόδου του και των τιμών εισόδου), η βηματική συνάρτηση (όπου εάν η τιμή του αθροίσματος των γινομένων είναι μεγαλύτερη μίας τιμής, συνήθως το μηδέν, τότε η έξοδος του νευρώνα είναι μία συγκεκριμένη τιμή, ενώ αν όχι τότε η έξοδος είναι διαφορετική τιμή) και η σιγμοειδής συνάρτηση (η οποία είναι μία παραλλαγή της βηματικής συνάρτησης με δυνατότητα εξόδου τιμών ανάμεσα στο μηδέν και το ένα). Αυτή είναι η γενική δομή των νευρώνων κάθε νευρωνικού δικτύου και μπορούμε να παρατηρήσουμε στο σχήμα 1 μία εικονική αναπαράσταση που περιέχει νευρώνες σύμφωνα με αυτή την περιγραφή.



Σχήμα 1: Παράδειγμα απλού νευρωνικού δικτύου και των πράξεων οι οποίες οδηγούν τα δεδομένα εισόδου να παραγάγουν δεδομένα εξόδου. Στο παράδειγμα αυτό θεωρούμε ότι έχουμε τέσσερα κύματα εισόδων.

Έπειτα, η διασύνδεση των νευρώνων και οι παραλλαγές τους είναι αυτή που χαρακτηρίζουν ένα νευρωνικό δίκτυο. Ενώ υπάρχουν πολλοί διαφορετικοί τύποι νευρωνικών δικτύων, η βασική τους δομή είναι κοινή. Κάθε δίκτυο αποτελείται από επίπεδα νευρώνων και κάθε επίπεδο νευρώνων είναι απλούστατα ένα σύμπλεγμα νευρώνων το οποίο δέχεται σαν εισόδους τις εξόδους του προηγούμενου επιπέδου και τροφοδοτεί με την σειρά του το επόμενο. Το πρώτο επίπεδο νευρώνων το οποίο λαμβάνει στην είσοδό του τα ανεπεξέργαστα δεδομένα του προβλήματος και απλά τα αναμεταδίδει, ονομάζεται επίπεδο εισόδου. Αντίστοιχα, το τελευταίο επίπεδο το οποίο εξάγει τα αποτελέσματα του δικτύου ονομάζεται επίπεδο εξόδου. Τα ενδιάμεσα επίπεδα ονομάζονται κρυφά επίπεδα και εκεί πέρα λαμβάνει μέρος η επεξεργασία των δεδομένων (ο όρος κρυφό επίπεδο οφείλεται στην ιδέα ότι αυτά τα επίπεδα εξάγουν “κρυφές” πληροφορίες από τα δεδομένα). Ενώ υπάρχουν πολλά είδη νευρωνικών δικτύων, μπορούμε να τα κατηγοριοποιήσουμε γενικά σε τρεις κυρίαρχες κατηγορίες [10], πλήρως διασυνδεδεμένα δίκτυα, συνελικτικά νευρωνικά δίκτυα και αναδρομικά δίκτυα. Τα πλήρως διασυνδεδεμένα δίκτυα αποτελούνται από επίπεδα νευρώνων όπου κάθε νευρώνας ενός επιπέδου συνδέεται με όλους τους νευρώνες του προηγούμενου επιπέδου, όπως αυτό του σχήματος 1, ενώ ειδικεύονται σε ταξινόμηση δεδομένων και αναγνώριση μοτίβων σε δεδομένα. Είναι εξαιρετικά διαδεδομένα για την απλότητά τους και το μεγάλο πλήθος πρακτικών εφαρμογών τους. Τα συνελικτικά νευρωνικά δίκτυα αποτελούνται από συνελικτικά επίπεδα που πραγματοποιούν πράξεις συνέλιξης με τις εισόδους και όπου δεν υπάρχει πλήρης διασύνδεση νευρώνων. Ειδικεύονται σε εφαρμογές επεξεργασίας και ανάλυσης χωρικά συσχετιζόμενων δεδομένων, κυρίως εικόνες. Τέλος, τα αναδρομικά νευρωνικά δίκτυα αποτελούνται από επίπεδα νευρώνων τα οποία λαμβάνουν ως εισόδους όχι μόνο δεδομένα του αμέσως προηγούμενου επιπέδου, αλλά και άλλων επιπέδων. Ειδικεύονται σε προβλήματα όπου τα δεδομένα εξαρτώνται και από προηγούμενες καταστάσεις του συστήματος με ιδιαίτερη χρήση σε εφαρμογές γλώσσας και χρονοσειρών. Επίσης,

χρησιμοποιούμε τον όρο βαθιά νευρωνικά δίκτυα, για να αναφερθούμε σε νευρωνικά δίκτυα οποιασδήποτε κατηγορίας με μεγάλο αριθμό επιπέδων.

Ένα απλό παράδειγμα πλήρως διασυνδεδεμένου νευρωνικού δικτύου, το οποίο σκοπεύει να αναπαραστήσει την γενική δομή των νευρωνικών δικτύων απεικονίζεται στο σχήμα 1 και αποτελείται από τρία επίπεδα νευρώνων. Ένα επίπεδο εισόδου, το οποίο είναι υπεύθυνο για να δέχεται και να προωθεί τις εισόδους στο επόμενο (κρυφό) επίπεδο. Έπειτα έχουμε ένα κρυφό επίπεδο το οποίο αφού πολλαπλασιάσει τα δεδομένα εισόδου με τα βάρη των νευρώνων του και τα αθροίσει, επεξεργάζεται το άθροισμα σύμφωνα με τις συναρτήσεις ενεργοποίησης των νευρώνων προκειμένου να παραγάγει τις εξόδους του επιπέδου. Κάθε νευρώνας σε αυτό το επίπεδο συνδέεται με όλες τις εισόδους και παράγει μια έξοδο. Τα κρυφά επίπεδα είναι υπεύθυνα για την εκπαίδευση και λειτουργία του νευρωνικού δικτύου και σε πιο περίπλοκα νευρωνικά δίκτυα έχουμε πολλαπλά κρυφά επίπεδα. Τέλος, έχουμε το επίπεδο εξόδου, το οποίο παίρνει τις εξόδους του κρυφού επιπέδου και παράγει το τελικό πόρισμα δικτύου.


Στο παράδειγμα φαίνεται πως οι πράξεις υπολογισμού των δεδομένων από το ένα επίπεδο στο επόμενο είναι πλήθος διανυσματικών υπολογισμών που ανάγονται σε απλό πολλαπλασιασμό πινάκων, καθώς πολλαπλασιάζουμε τις εισόδους του κάθε επιπέδου με τα βάρη του που μπορούν και τα δύο να αναπαρασταθούν ως πίνακες, κάτι που ισχύει τόσο στα απλά όσο και στα πιο εξειδικευμένα νευρωνικά δίκτυα. Οι συνεχώς αυξανόμενες εφαρμογές των νευρωνικών δικτύων και η τάση της χρήσης τους για την επίλυση μεγαλύτερων και πιο περίπλοκων προβλημάτων αυξάνει τη ζήτηση επιταχυντών, οι οποίοι βασίζονται σε πράξεις πολλαπλασιασμού πινάκων. Τέτοιες εφαρμογές είναι η πρόβλεψη καιρού [19], [20], όπου μεγάλα βαθιά νευρωνικά δίκτυα επεξεργάζονται τεράστιο όγκο δεδομένων προκειμένου να κάνουν στοχευμένες εκτιμήσεις για τα καιρικά φαινόμενα. Μια ακόμα, ανερχόμενη χρήση των νευρωνικών δικτύων είναι η εκμετάλλευσή τους για δημιουργία κειμένου [21], [22] και τέχνης [23], [24], όπως μουσική και ζωγραφική. Έπειτα, εφαρμογές γλώσσας όπως αναγνώριση προφορικού λόγου και εφαρμογές ψηφιακών συνομιλητών (chatbots) έχουν επεκταθεί με την χρήση περίπλοκων και καλά εκπαιδευμένων νευρωνικών δικτύων [25]. Ακόμα και λογιστικές προβλέψεις, ή προβλέψεις της κίνησης του χρηματιστηρίου είναι πλέον εφικτές με ολοένα περισσότερη ακρίβεια [26].

1.3 Συνελικτικά νευρωνικά δίκτυα

Τα νευρωνικά δίκτυα και οι εφαρμογές επεξεργασίας εικόνας συναντιούνται στα εξειδικευμένα συνελικτικά νευρωνικά δίκτυα, τα οποία χρησιμοποιούνται ως επί το πλείστον για επεξεργασία εικόνων με την μέθοδο της συνέλιξης. Τα κλασικά, πλήρως διασυνδεδεμένα νευρωνικά δίκτυα μπορούν να χρησιμοποιηθούν για επεξεργασία εικόνας, αλλά γρήγορα γίνεται προφανές ότι αυτό δεν είναι η καλύτερη λύση, μιας και ο αριθμός νευρώνων και βαρών που απαιτεί ένα τέτοιο δίκτυο προκειμένου να μπορέσει να επεξεργαστεί εικόνες, οι οποίες ανάλογα με το είδος τους και το μέγεθός τους μπορούν να μεταφέρουν τεράστιο όγκο πληροφοριών, είναι τεράστιος και αυτό θα επιβαρύνει πολύ το δίκτυο και αυξάνει την πολυπλοκότητά του. Για μία εικόνα με διαστάσεις 100*100 για παράδειγμα, ο αριθμός βαρών που αντιστοιχεί σε κάθε νευρώνα του δευτέρου επιπέδου είναι 10000, δεδομένου ότι χρησιμοποιούμε αρχικά όλα τα εικονοστοιχεία της εικόνας κατά την επεξεργασία. Τα συνελικτικά νευρωνικά δίκτυα είναι σχεδιασμένα ώστε να αντιμετωπίσουν τέτοια προβλήματα καθώς πραγματοποιούν συνέλιξεις οι οποίες απαιτούν τοπικά δεδομένα και επομένως όχι πλήρη διασύνδεση με το προηγούμενο επίπεδο.

Η πράξη της συνέλιξης βασίζεται σε χρήση πυρήνων ή αλλιώς φίλτρων. Ως πυρήνα, εννοούμε έναν πίνακα, μονοδιάστατο ή και πολυδιάστατο, ο οποίος περιέχει τιμές οι οποίες ονομάζονται βάρη. Ο πυρήνας έχει συνήθως διαστάσεις πολύ μικρότερες από αυτές του πίνακα εικόνας, καθώς επίσης και κάποιο κελί το οποίο λειτουργεί σαν κέντρο, ή άγκυρα το οποίο χρησιμοποιούμε για να αντιστοιχίσουμε τον πυρήνα με το εικονοστοιχείο το οποίο επεξεργαζόμαστε κάθε φορά. Προκειμένου να χρησιμοποιήσουμε έναν πυρήνα για να επεξεργαστούμε μία εικόνα ή απλά να εξάγουμε χαρακτηριστικά από αυτήν, τον αντιστοιχούμε με ένα εικονοστοιχείο και πολλαπλασιάζοντας τις τιμές του ίδιου καθώς και των γύρω εικονοστοιχείων της εικόνας (σύμφωνα με τις απαιτήσεις του πυρήνα) με τις αντίστοιχες τιμές βαρών του πυρήνα, έπειτα αθροίζοντας όλα τα αποτελέσματα θα λάβουμε μία τιμή η οποία αντιπροσωπεύει το συγκεκριμένο εικονοστοιχείο της εικόνας στο οποίο αντιστοιχήσαμε τον πυρήνα. Αφού επαναλάβουμε αυτή την διαδικασία για όλα τα εικονοστοιχεία της εικόνας, θα έχουμε πλέον λάβει μία νέα εικόνα η οποία αντιπροσωπεύει την εξαγόμενη πληροφορία, ή την νέα


επεξεργασμένη εικόνα. Αυτή η διαδικασία ονομάζεται συνέλιξη. Στο σχήμα 2 έχουμε ένα παράδειγμα ανάλυσης μίας εικόνας στην οποία εφαρμόζουμε πυρήνες των οποίων τα βάρη εξαρτώνται από τους νευρώνες του δικτύου. Το συγκεκριμένο φίλτρο / πυρήνας έχει τετραγωνική μορφή και το κεντρικό του κελί αντιστοιχίζεται με το εικονοστοιχείο που επεξεργάζεται κάθε φορά. Αναδιαμορφώνοντας τον πίνακα του πυρήνα σε έναν μονοδιάστατο πίνακα μίας γραμμής, και τα εικονοστοιχεία της αρχικής εικόνας σε έναν μονοδιάστατο πίνακα μίας στήλης, μπορούμε να δούμε πως οι πράξεις της συνέλιξης ανάγονται σε απλό πολλαπλασιασμό πινάκων.



Σχήμα 2: Διεργασίες ενός απλού συνελκτικού νευρωνικού δικτύου και αναγωγή της πράξης της συνέλιξης σε πολλαπλασιασμό πινάκων.

Ένα συνελκτικό νευρωνικό δίκτυο όμως δεν πραγματοποιεί μόνο πράξεις συνέλιξης, συνήθως αποτελείται από τρία διαφορετικά είδη επιπέδων, επίπεδα συνέλιξης, επίπεδα συρρίκνωσης και πλήρως διασυνδεδεμένα επίπεδα όπως απεικονίζεται στο σχήμα 2. Τα επίπεδα συνέλιξης και συρρίκνωσης βρίσκονται στην αρχή του δικτύου και εναλλάσσονται μεταξύ τους καθώς επεξεργάζονται τα δεδομένα, ενώ τα πλήρως διασυνδεδεμένα επίπεδα βρίσκονται στο τέλος του δικτύου για να κατηγοριοποιήσουν την εικόνα μετά την επεξεργασία της και να υπολογίσουν το τελικό πόρισμα (για παράδειγμα αν σε αυτή την εικόνα βρίσκεται κάποιο ανθρώπινο πρόσωπο ή όχι, αν μιλάμε για αναγνώριση προσώπου). Τα επίπεδα συνέλιξης αποτελούνται από νευρώνες οι οποίοι χαρακτηρίζονται από το γεγονός ότι τα βάρη τους αντιστοιχούν σε κάποιο τοπικό φίλτρο (όχι κάποιο γνωστό όπως το Γκαουσιανό, αλλά κάποιο φίλτρο μοναδικό στο δίκτυο) και ότι δεν συνδέονται με όλο το μέγεθος της εισόδου του επιπέδου, αλλά με ένα συγκεκριμένο τμήμα της. Επίσης, σε κάθε συνελκτικό επίπεδο, πολλοί νευρώνες μοιράζονται τα ίδια βάρη, ουσιαστικά εφαρμόζοντας το ίδιο φίλτρο σε διαφορετικά τμήματα της εικόνας υπό επεξεργασία, κάτι που όχι μόνο μειώνει την πολυπλοκότητα του δικτύου, αλλά και εισάγει παραλληλοποίηση στην διαδικασία της επεξεργασίας. Ουσιαστικά κάθε συνελκτικός νευρώνας εφαρμόζει το φίλτρο σε ένα τμήμα της εικόνας και πραγματοποιεί συνέλιξη όπως εξηγήσαμε προηγουμένως, τα στοιχεία εισόδου τα οποία αρχικά είναι οι τιμές των εικονοστοιχείων της εικόνας πολλαπλασιάζονται με τα αντίστοιχα βάρη του νευρώνα ο οποίος λειτουργεί ως πυρήνας και όλα τα γινόμενα αθροίζονται δίνοντας το αποτέλεσμα της συνέλιξης για ένα εικονοστοιχείο κάθε φορά. Μετατρέποντας με κατάλληλη αντιστοίχιση τα τμήματα της εικόνας σε γραμμές και τα βάρη των νευρώνων σε στήλες, ανάγουμε την συνέλιξη σε πολλαπλασιασμό πινάκων (φυσικά μπορούμε να κάνουμε και το αντίστροφο, χρησιμοποιώντας στήλες για την εικόνα και γραμμές για τα βάρη). Έπειτα, αφού βρεθεί το αποτέλεσμα της συνέλιξης ο νευρώνας το εισάγει στην συνάρτηση ενεργοποίησής του (η οποία ποικίλει ανάλογα με τον σχεδιασμό του δικτύου και τι λειτουργεί καλύτερα στο πρόβλημα που αυτό πρέπει να λύσει) για να παραγάγει την έξοδό του. Όπως αναφέραμε, πολύ νευρώνες σε κάθε επίπεδο μοιράζονται τα ίδια βάρη και εφαρμόζουν το ίδιο φίλτρο επεξεργασίας. Επομένως, οι έξοδοι τους αποτελούν δεδομένα τα οποία ονομάζουμε χάρτες ή πίνακες χαρακτηριστικών, αφού προέρχονται από ένα

συγκεκριμένο κάθε φορά φίλτρο που εξαγάγει ορισμένα χαρακτηριστικά από την εικόνα. Αυτοί οι πίνακες αποτελούν κατά κάποιον όρο μία επεξεργασμένη μορφή της εικόνας και είναι οι είσοδοι του επόμενου επιπέδου το οποίο λειτουργεί με τον ίδιο τρόπο.



Σχήμα 3: Αναγωγή των πολλαπλών συνελιξιών που λαμβάνουν μέρος σε ένα συνελκτικό επίπεδο σε μαζικό πολλαπλασιασμό πινάκων με μετατροπή των πυρήνων σε γραμμές βαρών και αντίστοιχη μετατροπή εικόνας σε στήλες.

Το σχήμα 3 φανερώνει πως το σύνολο πράξεων που πραγματοποιούνται κατά την εφαρμογή των διαφόρων πυρήνων, αρχικά πάνω στην εικόνα και αργότερα στους πίνακες χαρακτηριστικών, προκειμένου να υπολογιστούν οι πίνακες χαρακτηριστικών, ανάγεται σε απλό πολλαπλασιασμό πινάκων όταν αναδιαμορφώσουμε τα δεδομένα σε πίνακες. Στην συγκεκριμένη περίπτωση, μετατρέπουμε τους πυρήνες σε γραμμές $K \times K \times X$ στοιχείων (όπου K οι διαστάσεις των πυρήνων και X ο αριθμός χρωμάτων της εικόνας) και συνδυάζουμε τις M διαφορετικές γραμμές σε μία στήλη για να δημιουργήσουμε τον πίνακα πυρήνων, όπου M είναι το πλήθος των διαφορετικών πυρήνων που έχουμε στο εκάστοτε συνελκτικό επίπεδο. Από την άλλη, χωρίζουμε την εικόνα στα απαιτούμενα τμήματα σύμφωνα με τους πυρήνες ώστε κάθε τμήμα της μετά την πράξη της συνέλιξης να δώσει το αποτέλεσμα για ένα εικονοστοιχείο. Τα τμήματα αυτά έχουν ίδιες διαστάσεις με αυτές των πυρήνων, όπως ακριβώς στο σχήμα 2 είχαμε έναν πυρήνα 3×3 και για να μπορέσουμε να τον εφαρμόσουμε πάνω στην εικόνα χρειαζόμασταν ένα αντίστοιχο τμήμα της με διαστάσεις 3×3 . Επομένως η εικόνα μετατρέπεται σε έναν πίνακα στηλών όπου κάθε στήλη αντιστοιχεί σε ένα εικονοστοιχείο και για αυτό θα χρειαστούμε $Y \times \Pi$ στήλες, όπου Y και Π το ύψος και πλάτος της εικόνας αντίστοιχα. Επειδή εκτός και εάν αναφερόμαστε σε γκρι ή ασπρόμαυρες εικόνες, οι υπόλοιποι τύποι εικόνων έχουν χρώματα, κάθε εικονοστοιχείο αντιστοιχεί σε πολλαπλές τιμές οι οποίες ανάλογα με τον τύπο εικόνας αναφέρονται στα χρώματα που αποτελούν το εικονοστοιχείο. Έτσι, κάθε τμήμα της εικόνας αποτελείται από μικρότερα τμήματα που αναφέρονται σε διαφορετικό χρώμα το καθένα. Για αυτό το λόγο εφαρμόζουμε τον ίδιο πυρήνα για κάθε χρώμα ξεχωριστά. Πραγματοποιώντας πολλαπλασιασμό πινάκων ανάμεσα στον πίνακα πυρήνων και τον πίνακα εικόνας το αποτέλεσμα είναι ένας πίνακας εξόδων με διαστάσεις $M \times (Y \times \Pi)$ που κάθε γραμμή του αντιστοιχεί στα αποτελέσματα συνέλιξης ενός συγκεκριμένου φίλτρου για όλα τα εικονοστοιχεία της εικόνας. Τα στοιχεία του πίνακα εξόδου είναι που χρησιμοποιούν οι νευρώνες για να εξαγάγουν τους πίνακες χαρακτηριστικών με την

συνάρτηση ενεργοποίησής τους. Το πλήθος πράξεων που απεικονίζει το σχήμα είναι τεράστιο ανάλογα με τις διαστάσεις της εικόνας, το πλήθος διαφορετικών φίλτρων και τα διάφορα χρώματα. Στην πράξη όμως, επειδή πολλοί νευρώνες μοιράζονται τα ίδια βάρη σε κάθε επίπεδο, δηλαδή εφαρμόζουν το ίδιο φίλτρο απλά σε διαφορετικά εικονοστοιχεία της εικόνας, ανάλογα με την υλοποίηση του δικτύου μπορούμε να παραλληλοποιήσουμε τις πράξεις.

Προκειμένου να κρατήσουμε την πολυπλοκότητα και τις απαιτήσεις μνήμης, ισχύος και υλικού του δικτύου υπό έλεγχο, ανάμεσα στα συνελκτικά επίπεδα εισάγονται περιστασιακά επίπεδα συρρίκνωσης, τα οποία στην ουσία μικραίνουν τις διαστάσεις των πινάκων χαρακτηριστικών οι οποίοι αντιπροσωπεύουν την επεξεργασμένη εικόνα, κρατώντας όμως τις πληροφορίες τους. Ο περιορισμός των διαστάσεων τους λόγω της μείωσης οδηγεί σε λιγότερους νευρώνες στα επόμενα επίπεδα και επομένως λιγότερες απαιτήσεις πόρων. Οι νευρώνες στα επίπεδα συρρίκνωσης είναι υπεύθυνοι για ένα κομμάτι του πίνακα χαρακτηριστικών ο καθένας, όπως για παράδειγμα ένα παράθυρο διαστάσεων 2×2 από τον συνολικό πίνακα. Με τα στοιχεία αυτού του τμήματος του πίνακα, οι νευρώνες επιλέγουν συνήθως είτε την μέγιστη τιμή είτε την μέση, μειώνοντας έτσι στην έξοδο του επιπέδου τις διαστάσεις του πίνακα χαρακτηριστικών, ενώ οι πληροφορίες του διατηρούνται ακόμα και με κάποια απώλεια. Έπειτα, μετά την επεξεργασία της εικόνας από τις διαδικασίες συνέλιξης, προς το τέλος του δικτύου έχουμε πλήρως διασυνδεδεμένα επίπεδα τα οποία εξάγουν το τελικό πόρισμα από τα πλέον επεξεργασμένα δεδομένα. Η ύπαρξη συνελκτικών και πλήρως διασυνδεδεμένων επιπέδων εντός των συνελκτικών νευρωνικών δικτύων σημαίνει ότι η επεξεργασία που εκτελούν αυτά τα επίπεδα στα δεδομένα βασίζεται πάνω σε πολλαπλασιασμούς πινάκων, αν και με διαφορετικούς σκοπούς και τρόπους. Με βάση την υψηλή παραλληλία που στοχεύουν τα νευρωνικά δίκτυα να πετύχουν, είναι λογικό ότι τα νευρωνικά δίκτυα είτε εφαρμόζονται πάνω σε επιταχυντές όπως οι κάρτες γραφικών ή σε εξειδικευμένα κυκλώματα τα οποία επιτυγχάνουν υψηλή παραλληλία σε πολλαπλασιασμούς πινάκων [27], [28].


Το πιθανό εύρος εφαρμογών συνελκτικών δικτύων αυξάνεται συνεχώς καθώς τα ίδια αναπτύσσονται και ο όγκος πληροφοριών (σε μορφή εικόνας για την συγκεκριμένη περίπτωση) ολοένα και αυξάνεται με την πρόοδο και τη διάδοση της τεχνολογίας. Μέχρι τώρα, η χρήση τους για ανάλυση ιατρικών εξετάσεων με αρχεία εικόνων [29], [30], όπως ακτινογραφίες, μαγνητικές τομογραφίες κ.τ.λ. είναι πολύ σημαντική, λόγω της ικανότητάς τους να διακρίνουν μικρές ανωμαλίες στα αποτελέσματα των εξετάσεων που το ανθρώπινο μάτι δεν μπορεί πάντα να εντοπίσει. Επίσης, συστήματα αυτόνομων οχημάτων βασίζονται σε συνελκτικά νευρωνικά δίκτυα λόγω της ικανότητάς τους να εντοπίζουν αντικείμενα και σχήματα, βοηθώντας για παράδειγμα στην στάθμευση οχημάτων [31]. Ακόμη, εφαρμογές αναζήτησης εικόνας στους περιηγητές διαδικτύου [32], αναγνώριση προσώπου σε φορητές συσκευές [33], [34], εφαρμογές εικονικής και επαυξημένης πραγματικότητας [35] και αυτόματη πλοήγηση σε μη επανδρωμένα αυτόνομα οχήματα [36] είναι μερικές μόνο από τις πιθανές εφαρμογές που έχουν τα συνελκτικά νευρωνικά δίκτυα σήμερα.

1.4 Συστολικά συστήματα

Με την συνεχή επέκταση της χρήσης νευρωνικών δικτύων, υπάρχει ανάγκη για πιο αποδοτικούς αλγόριθμους και επιταχυντές οι οποίοι συνήθως εστιάζουν σε αποδοτικό πολλαπλασιασμό πινάκων. Οι τομείς οι οποίοι απαιτούν βελτίωση εξαρτώνται από την περίπτωση πάντα. Ενώ γενικά είναι θεμιτό να σχεδιάσουμε γρήγορες και ακριβείς λύσεις, οικονομικές από άποψη ισχύος, επιφάνειας, κόστους, σε πρακτικές εφαρμογές εστιάζουμε στα πιο σημαντικά χαρακτηριστικά σύμφωνα με το πρόβλημα. Ακόμα περισσότερο όταν μιλάμε για εξειδικευμένο υλικό το οποίο πρέπει να έχει ορισμένα θεμιτά χαρακτηριστικά για να δικαιολογήσουμε την χρήση του έναντι πιο φθηνών και γενικής χρήσης συστημάτων. Στην περίπτωση φορητών εφαρμογών για παράδειγμα, όπως η αναγνώριση προσώπου για το ξεκλείδωμα του κινητού τηλεφώνου, τα χαρακτηριστικά που θέλουμε πιο πολύ να βελτιώσουμε είναι η επιφάνεια, η ταχύτητα και η ακρίβεια. Η ενεργειακή κατανάλωση είναι εξαιρετικά σημαντική επίσης σε φορητές συσκευές.

Τα συστολικά συστήματα είναι μία από τις πιο κατάλληλες λύσεις σε προβλήματα που αφορούν εξειδικευμένο υλικό για πράξεις όπως οι πολλαπλασιασμοί πινάκων [9] - [12]. Με τον όρο συστολικά συστήματα εννοούμε συστήματα εντός των οποίων οι υπολογισμοί πραγματοποιούνται σε πραγματικό χρόνο χωρίς την ανάγκη για αποθήκευση των ενδιάμεσων τιμών που προκύπτουν κατά την διάρκεια του υπολογισμού. Μέσα σε ένα συστολικό σύστημα, τα δεδομένα ρέουν συνεχώς και οι υπολογισμοί γίνονται σε υψηλή παραλληλία με την χρήση μικρών και γρήγορων μονάδων υπολογισμού, ονομαζόμενα ως κελιά ή κόμβοι, σε μεγάλο αριθμό. Σε

συνδυασμό με την έλλειψη ανάγκης αποθήκευσης, επιτυγχάνουν όσο το δυνατόν μεγαλύτερη αξιοποίηση των δεδομένων πριν χρειαστεί να επικοινωνήσουν την μνήμη. Ένα συστολικό σύστημα στοχεύει να αυξήσει την επεξεργασία δεδομένων χωρίς την αύξηση του εύρους καναλιού μνήμης, όπως απεικονίζεται στο σχήμα 4. Επαναχρησιμοποιώντας την ίδια πληροφορία ξανά και ξανά εξάγουμε την μέγιστη αξία από την κλήση μνήμης με την οποία συνδέεται αυτή. Αυτή η φιλοσοφία λειτουργεί εξαιρετικά αποτελεσματικά σε υπολογιστικά εξαρτώμενα προβλήματα τα οποία απαιτούν μεγάλο όγκο πράξεων, ακριβώς όπως ο πολλαπλασιασμός πινάκων. Τα συστολικά συστήματα που χρησιμοποιούνται σε αυτή την περίπτωση είναι συστολικοί πίνακες με στοιχεία πολλαπλασιασμού και αθροίσματος και συνήθως οι διαφορές τους βρίσκονται στο πώς διαχειρίζονται τα σήματα ελέγχου και την ροή δεδομένων.




Σχήμα 4: Σχηματική απεικόνιση της βασικής αρχής λειτουργίας των συστολικών συστημάτων.

Ένα γενικό παράδειγμα συστολικού πίνακα για πολλαπλασιασμό πινάκων βρίσκεται στο σχήμα 5, όπου ο πίνακας αποτελείται από πανομοιότυπα κελιά πολλαπλασιασμού και αθροίσματος τα οποία συνδέονται μεταξύ τους με καλώδια σε μορφή διδιάστατου πίνακα. Έστω ότι έχουμε δύο πίνακες που θέλουμε να πολλαπλασιάσουμε, $A_{K \times N}$ και $B_{N \times \Lambda}$ (όπου K και N είναι οι αριθμοί γραμμών και στηλών αντίστοιχα του πίνακα A και N και Λ είναι οι αριθμοί γραμμών και στηλών αντίστοιχα του πίνακα B), τότε ο συστολικός πίνακας θα έχει διαστάσεις τουλάχιστον $K \times \Lambda$. Σε περίπτωση που έχει μεγαλύτερες διαστάσεις, τότε μπορούμε πολύ απλά να εισάγουμε μηδενικές στήλες και γραμμές στην θέση στοιχείων A και B τα οποία δεν υπάρχουν. Στην αντίθετη περίπτωση που ο συστολικός πίνακας έχει μικρότερες διαστάσεις, τότε θα χωρίσουμε τους πίνακες A και B σε μικρότερα τμήματα των οποίων οι διαστάσεις να χωράνε στον συστολικό πίνακα και θα πραγματοποιήσουμε τον πολλαπλασιασμό πινάκων τμηματικά.

Εκτός από κελιά, ο συστολικός πίνακας αποτελείται από ουρές καταχωρητών που βρίσκονται στις εισόδους των δεδομένων ώστε να φροντίσει ότι όλα τους θα φτάσουν συγχρονισμένα την κατάλληλη στιγμή. Παρ' όλο που υπάρχουν αντίστοιχες υλοποιήσεις συστολικών που δεν αποθηκεύουν τα στοιχεία του πίνακα B εσωτερικά, στο συγκεκριμένο παράδειγμα θεωρούμε ότι τα κελιά πολλαπλασιασμού και αθροίσματος αποθηκεύουν τα αντίστοιχα στοιχεία του πίνακα B εσωτερικά τους. Αυτή η υλοποίηση είναι αρκετά διαδεδομένη και αποδοτική σε συστολικά πολλαπλασιασμού πινάκων, ειδικά για νευρωνικά δίκτυα και εφαρμογές συνέλιξης όπου τα βάρη των φίλτρων επαναχρησιμοποιούνται συνεχώς.

Η ροή δεδομένων, για να πραγματοποιηθεί επιτυχώς ο πολλαπλασιασμός, απεικονίζεται στο σχήμα 5. Τα στοιχεία του πίνακα εισόδου A εισάγονται μαζικά γραμμή ανά γραμμή, με τα στοιχεία μίας γραμμής να έχουν έναν κύκλο καθυστέρησης ανάμεσά τους, ώστε να προλάβουν να γίνουν οι πολλαπλασιασμοί με τα αντίστοιχα στοιχεία του στατικού πίνακα B πριν προχωρήσει ο υπολογισμός στις επόμενες αθροίσεις που απαιτούνται με τα μελλοντικά γινόμενα των στοιχείων A και B . Αντίστοιχα, τα στοιχεία του B εισάγονται μαζικά γραμμή ανά γραμμή και αποθηκεύονται τοπικά στα αντίστοιχα κελιά του συστολικού πίνακα καθώς ολισθαίνουν προς τα κατώτερα κελιά του συστολικού (στο παράδειγμά αυτό οι καταχωρητές που αποθηκεύουν τα B συνδέονται σε σειρά για κάθε στήλη σύμφωνα με το σχήμα). Η εισαγωγή του πίνακα A σημαίνει την αρχή του υπολογισμού του γινομένου Γ , τα στοιχεία του οποίου θα αρχίσουν να εξάγονται γραμμή ανά γραμμή, με έναν κύκλο καθυστέρηση ανάμεσά τους N κύκλους μετά την αρχή εισαγωγής του πίνακα A .




Σχήμα 5: Παράδειγμα απλοϊκού συστολικού πίνακα για πολλαπλασιασμό πινάκων A και B. Απεικονίζεται και η ροή δεδομένων πινάκων A και B από κύκλο σε κύκλο για τον πολλαπλασιασμό $A \cdot B = \Gamma$. Τα στοιχεία B αποθηκεύονται εσωτερικά του συστολικού κατά την εισαγωγή τους με ολίσθηση μέσα στους καταχωρητές του συστολικού.

1.5 Αρχιτεκτονικές υπολογισμού εντός μνήμης

Οι αρχιτεκτονικές υπολογισμού εντός μνήμης στοχεύουν, όπως και τα συστολικά συστήματα, να επιταχύνουν πολύπλοκες πράξεις μεγάλου όγκου δεδομένων, χρησιμοποιούν υπολογιστικές μονάδες οι οποίες συνδυάζουν δυνατότητες τοπικής αποθήκευσης και υπολογισμού και έτσι μειώνουν την ανάγκη συνεχούς επικοινωνίας με εξωτερική μνήμη. Έτσι, οι δύο αρχιτεκτονικές είναι συμβατές μεταξύ τους, ειδικά αφού η υψηλή παραλληλία είναι πολύ σημαντική και στις δύο. Σε συστήματα υπολογισμού εντός μνήμης βέβαια, η αποθήκευση των αρχικών δεδομένων προς υπολογισμό είναι η πιο χαρακτηριστική ιδιότητα. Σύμφωνα με τις υλοποιήσεις που έχουν γίνει μέχρι τώρα, μπορούμε σε γενικές γραμμές να κατηγοριοποιήσουμε αυτού του είδους τις αρχιτεκτονικές ανάλογα με το είδος μνήμης στο οποίο βασίζονται καθώς και στον τρόπο που πραγματοποιούν τους υπολογισμούς [40]. Όσον αφορά το πεδίο της μνήμης, έχουν υπάρξει υλοποιήσεις που αξιοποιούν στατική (SRAM), δυναμική (DRAM) ή ακόμα και αντιστασιακή (ReRAM) μνήμη τυχαιάς προσπέλασης. Σχετικά με την μέθοδο υπολογισμού, έχουν υπάρξει τόσο αναλογικές όσο και ψηφιακές υλοποιήσεις, με διαφορετικά πλεονεκτήματα και μειονεκτήματα η κάθε μία.

Ένα μεγάλο πλήθος αρχιτεκτονικών υπολογισμού εντός μνήμης χρησιμοποιούν στατική μνήμη τυχαιάς προσπέλασης γιατί έτσι έχουν το πλεονέκτημα ότι βασίζονται σε μία ώριμη τεχνολογία με απλή αρχή

λειτουργίας. Για αυτό το λόγο, η χρήση τέτοιου είδους μνήμης είναι πολύ διαδεδομένη σε αυτές τις αρχιτεκτονικές. Από την άλλη, η επιφάνεια που απαιτεί μία διάταξη στατικής μνήμης είναι σημαντικά μεγαλύτερη από ότι η αντίστοιχη διάταξη δυναμικής ή αντιστασιακής μνήμης, οδηγώντας σε ένα λιγότερο συμπαγές αποτέλεσμα. Με αυτό το πρόβλημα ακόμα περισσότερο δυσκολεύονται αναλογικές υλοποιήσεις που πραγματοποιούν τις πράξεις με αναλογικό τρόπο [40], [41], στα πεδία της τάσης, του ρεύματος ή του φορτίου, οι οποίες ενώ χαρακτηρίζονται από εξαιρετικά χαμηλή κατανάλωση ισχύος, προκειμένου να αντισταθμίσουν την μειωμένη ακρίβεια των υπολογισμών, απαιτούν κελιά αποθήκευσης με περισσότερα από τα έξι τρανζίστορ που απαρτίζουν ένα τυπικό κελί στατικής μνήμης [42], [43], όπως στο σχήμα 6. Η επιφάνεια που απαιτείται για τους μετατροπείς σήματος από ψηφιακό σε αναλογικό και αντίστροφα, δυσχεραίνει την περίπτωση περαιτέρω.




Σχήμα 6: Ειδικά κελιά στατικής μνήμης με περισσότερα από έξι τρανζίστορ. Το σχήμα προέρχεται από το άρθρο [40].

Για την αντιμετώπιση του προβλήματος της ακρίβειας, χωρίς να αυξηθεί το μέγεθος των κελιών μνήμης, σε εφαρμογές πολλαπλασιασμών και πρόσθεσης για χρήση σε νευρωνικά δίκτυα, αναπτύχθηκαν μέθοδοι εκπαίδευσης των δικτύων πάνω στο ίδιο το κύκλωμα [44], [45]. Τέτοιες μέθοδοι εκπαίδευσης όντως είχαν επιτυχία στην αύξηση της ακρίβειας του συστήματος, αλλά η ανάπτυξη υλικού για εκπαίδευση πάνω στο κύκλωμα είναι δύσκολη και κάνει δυσκολότερη την πρακτική εφαρμογή τέτοιων αρχιτεκτονικών, μειώνοντας τα πλεονεκτήματα ισχύος και επιφάνειας που αρχικά πρόσφεραν.

Ψηφιακές υλοποιήσεις αρχιτεκτονικών εντός μνήμης [4], [46], σκοπεύουν να λύσουν προβλήματα της αναλογικής προσέγγισης όπως η περιορισμένη ακρίβεια υπολογισμών και η επιβάρυνση της μετατροπής δεδομένων από αναλογική σε ψηφιακή μορφή και αντίστροφα. Τέτοιες αρχιτεκτονικές συνδυάζουν κελιά στατικής μνήμης και λογικές πύλες, αυξάνοντας την επιφάνεια του κελιού μνήμης χωρίς όμως την ανάγκη για μετατροπείς σήματος. Ο πλήρως ψηφιακός υπολογισμός και τα πιο ευέλικτα περιθώρια χρονισμού σε αντίθεση με αναλογικές υλοποιήσεις, διευκολύνει υλοποιήσεις με ρυθμιζόμενο εύρος υπολογισμών.

Πέρα από αρχιτεκτονικές υπολογισμού εντός στατικής μνήμης τυχαίας προσπέλασης, έχουμε και υλοποιήσεις που βασίζονται πάνω σε δυναμική μνήμη, καθώς και αντιστασιακή μνήμη. Οι αρχιτεκτονικές δυναμικής μνήμης εστιάζουν στη μικρή επιφάνεια που απαιτούν τα κελιά της, αφού αποτελούνται μόνο από ένα τρανζίστορ και έναν καταχωρητή. Η απλοϊκή δομή των κελιών μνήμης όμως, είναι ο λόγος που η δυναμική μνήμη έχει πολύ στενούς περιορισμούς όσον αφορά τις φυσικές προδιαγραφές και τους χρονισμούς της, γεγονός που δυσκολεύει τη μετατροπή τέτοιας μνήμης ώστε να υποστηρίζει τοπικούς υπολογισμούς. Προηγούμενες έρευνες εκμεταλλεύονται διαφορετικά επίπεδα της δυναμικής μνήμης ώστε να αντιμετωπίσουν αυτό το πρόβλημα. Για την ακρίβεια μπορούμε να κατηγοριοποιήσουμε τις αρχιτεκτονικές υπολογισμού εντός δυναμικής μνήμης ανάλογα με το επίπεδο μνήμης στο οποίο βασίζονται. Έτσι, έχουμε υλοποιήσεις σε επίπεδο κελιών μνήμης, επίπεδο κυψελίδων (κελιών) και τρισδιάστατο επίπεδο.

Στο επίπεδο κελιών, ενσωματώνουμε λογική χαμηλού επιπέδου με τρανζίστορ με τους ενισχυτές γραμμών δεδομένων για να πραγματοποιήσουμε μαζικές πράξεις σε επίπεδο μπιτ. Επειδή όμως η ενσωμάτωση ακόμα και ελάχιστων τρανζίστορ ανάμεσα στα κελιά μνήμης είναι πολύ δύσκολο να πραγματοποιηθεί, οι αρχιτεκτονικές που αναπτύσσονται εστιάζουν στην χρήση πολλαπλών γραμμών από κελιά ταυτόχρονα, προκειμένου να μιμηθούν λειτουργίες απλών λογικών πυλών [47], όπως αυτή στο σχήμα 7.α. Το πλήθος πυλών που μπορούν να προσομοιώσουν όμως, είναι περιορισμένο. Παρ' όλα αυτά, μία υλοποίηση [48] που βασίστηκε σε παλαιότερη τεχνολογία δυναμικής μνήμης σύμφωνα με το σχήμα 7.β, η οποία χρησιμοποιεί δύο ξεχωριστές γραμμές ελέγχου για τις λειτουργίες εγγραφής και ανάγνωσης κάθε κελιού, ξεπερνάει αυτόν τον περιορισμό. Επιπλέον, με την επιπλέον προσθήκη ενός ολισθητή μπιτ από τρανζίστορ μετά τον ενισχυτή γραμμών επιτρέπει πιο πολύπλοκες πράξεις.



Σχήμα 7: (α) Χρήση τριών κελιών για προσομοίωση λογικών πυλών. (β) Χρήση κελιών μνήμης παλαιότερης τεχνολογίας δυναμικής μνήμης. Τα σχήματα προέρχονται από το άρθρο [40].

Αρχιτεκτονικές στο επίπεδο κυψελίδων [49], [50], προκειμένου να αντιμετωπιστούν οι περιορισμοί επιφάνειας που αντιμετωπίζουν υλοποιήσεις κελιών, ενσωματώνουν υπολογιστική λογική μετά τον αποκωδικοποιητή επιλογής στήλης, επιτρέποντας πλήρη εκμετάλλευση του πλάτους ενός πίνακα κελιών. Επίσης αξιοποιούν την παράλληλη ενεργοποίηση κυψελίδων για να αντισταθμίσουν την μείωση εύρους λόγω της μερική χρήση γραμμών.

Όσον αφορά υλοποιήσεις στο τρισδιάστατο επίπεδο [51], [52], η λογική υπολογισμού βρίσκεται στο δικό της ξεχωριστό επίπεδο πάνω από το οποίο τοποθετούνται τα στοιβαγμένα επίπεδα μνήμης. Ενώ αυτός ο σχεδιασμός είναι πιο ενεργειακά αποδοτικός σχετικά με την μεταφορά δεδομένων ανάμεσα στα επίπεδα, οι αυστηροί περιορισμοί χρονισμών ανάμεσα στα επίπεδα μνήμης καθιστά αυτές τις υλοποιήσεις πολύ δύσκολες και έτσι έχουν δοκιμαστεί μόνο στο επίπεδο προσομοίωσης.

Πέρα από τους συμβατικούς τύπους στατικής και δυναμικής μνήμης τυχαίας προσπέλασης, η τεχνολογία αντιστασιακής μνήμης παρουσιάζει δυνατότητες για εξαιρετικά ενεργειακά αποδοτικούς επιταχυντές, κυρίως για φορητές εφαρμογές όπου η συσκευή τραβάει την ενέργειά της από μπαταρίες ή συλλέκτες ενέργειας. Λόγω της φύσης λειτουργίας των αντιστασιακών μνημών, οι υπολογισμοί που υποστηρίζουν είναι κυρίως αναλογικοί, καθιστώντας την ακρίβεια πολύ σημαντική. Έτσι, ενώ οι αναλογικές πράξεις στο επίπεδο της τάσης είναι πιο γρήγορες, πράξεις στο επίπεδο ρεύματος προτιμώνται, επειδή τα χρονικά περιθώρια φόρτωσης και εκφόρτωσης είναι πιο γενναιόδωρα [53] - [56]. Σε κάθε περίπτωση, η τεχνολογία αντιστασιακής μνήμης έχει ακόμα πολλές δυνατότητες για εξέλιξη, καθιστώντας την μία υποσχόμενη προοπτική για εφαρμογές υπολογισμού εντός μνήμης.


Πρέπει να σημειωθεί ότι τέτοιες υλοποιήσεις απαιτούν νέα προγράμματα οδήγησης και αναθεώρηση των αλγορίθμων που θέλουμε να εφαρμόσουμε πάνω τους, καθόλου απλές διαδικασίες αφού πλέον δεν αναφερόμαστε απλά σε παθητική μνήμη, αλλά σε μικτές αρχιτεκτονικές μνήμης και λογικής. Ταυτόχρονα όμως, οι δυνατότητες βελτιστοποίησης του λογισμικού τέτοιων αρχιτεκτονικών, οι οποίες ήδη έχουν δείξει οφέλη όσον αφορά την ταχύτητα και την ισχύ τους σε πολύπλοκους υπολογισμούς μεγάλου όγκου δεδομένων έναντι

των συμβατικών υπολογιστικών συστημάτων, σημαίνει πώς υπάρχει το περιθώριο να ωριμάσουν και να παρουσιάσουν ακόμα καλύτερα αποτελέσματα.

1.6 Σχετικό έργο

Πιο εξειδικευμένες αρχιτεκτονικές υπολογισμού εντός μνήμης καθώς και συστολικών συστημάτων για πολλαπλασιασμό πινάκων αλλά και κάθε άλλη εφαρμογή που απαιτεί πολύπλοκες πράξεις ανάμεσα σε μεγάλο όγκο δεδομένων μπορούν να επιτευχθούν χρησιμοποιώντας άλλα στοιχεία και προσεγγίσεις. Μία εναλλακτική προσέγγιση που ανοίγει πολλαπλά μονοπάτια εξειδικευμένης σχεδίασης και βελτιστοποίησης είναι η σειριακή [13]. Σε ένα σειριακό σύστημα οι πράξεις πραγματοποιούνται τμηματικά μεταξύ μεμονωμένων μπιτ, αντί να επεξεργάζονται ολόκληρα τα δεδομένα παράλληλα. Οι σειριακές αρχιτεκτονικές έχουν ορισμένα πλεονεκτήματα. Αρχικά, οι ατομικές πράξεις που εμφανίζονται είναι πολύ απλούστερες, με αποτέλεσμα τα συστολικά κελιά να είναι πολύ μικρότερα, απλούστερα και με χαμηλή κατανάλωση ισχύος. Επιπλέον, ενώ τα μικρότερα κελιά μπορεί να έχουν μειωμένη ευελιξία από μόνα τους, οι συνδεσμολογίες που μπορούμε να πετύχουμε με αυτά μπορούν να γίνουν σε όσο υψηλό επίπεδο πολυπλοκότητας ταιριάζει στην υλοποίησή μας. Ορισμένες υλοποιήσεις [2] - [4] έχουν εκμεταλλευτεί την ευελιξία που μπορούν να προσφέρουν σειριακά συστήματα για να σχεδιάσουν συστολικούς πίνακες πολλαπλασιασμού πινάκων με ρυθμιζόμενη ακρίβεια μπιτ ή / και χαμηλή κατανάλωση ισχύος.


Το άρθρο [4] προτείνει ένα πλήρως ψηφιακό σύστημα σειριακού υπολογισμού εντός μνήμης για χρήση σε νευρωνικά δίκτυα, με ρυθμιζόμενο εύρος μπιτ εισόδων και βαρών στην περιοχή 1-16 μπιτ. Το σύστημα αποτελείται από κελιά τα οποία όταν συνδυαστούν σε μορφή στηλών πραγματοποιούν πράξεις πολλαπλασιασμού και πρόσθεσης που είναι απαραίτητες για επιταχυντές νευρωνικών δικτύων. Τα κελιά αυτά αξιοποιούν πλήρεις αθροιστές και ειδικά σχεδιασμένες πύλες *OXI ΑΠΟΚΛΕΙΣΤΙΚΟ* ή με τοπική αποθήκευση των βαρών, όπως απεικονίζεται στο σχήμα 8. Ο σειριακός υπολογισμός μειώνει σημαντικά την επιφάνεια ενώ θυσιάζει χρόνο λόγω της καθυστέρησης που υποβάλουν οι πράξεις μπιτ ανά μπιτ σε κάθε κύκλο. Η πλήρως ψηφιακή φύση του συστήματος το καθιστά πιο σταθερό και ασφαλές από παρεμβολές σήματος σε σχέση με εναλλακτικές αναλογικές υλοποιήσεις και η τοπική αποθήκευση βαρών μειώνει τις απαιτήσεις ισχύος σχετικά με παρόμοιες υλοποιήσεις.



Σχήμα 8: Κελιά της υλοποίησης του έργου [4]. Το σχήμα προέρχεται αυτούσιο από το ίδιο το άρθρο.


Το άρθρο [3] προτείνει έναν ευέλικτο πίνακα διαστάσεων 128*128 για ενεργειακά αποδοτικούς υπολογισμούς πολλαπλασιασμού και άθροισης σε βαθιά νευρωνικά δίκτυα, με δυνατότητα ρύθμισης του εύρους μπιτ στο εύρος 1-16 μπιτ. Οι πράξεις πραγματοποιούνται σειριακά και ταυτόχρονα για κάθε στήλη του πίνακα, οι οποίες στήλες αποτελούνται από πανομοιότυπα κελιά που με τη σειρά τους αποτελούνται από ένα κελί μνήμης τυχαίας προσπέλασης για τοπική αποθήκευση των βαρών του δικτύου, έναν πολλαπλασιαστή ενός μπιτ και έναν πλήρη αθροιστή ενός μπιτ, όπου οι αθροιστές κελιών της ίδιας στήλης είναι συνδεδεμένοι σε σειρά. Οι πράξεις απαιτούν ένα κελί για κάθε μπιτ και επτά επιπρόσθετα κελιά από τα οποία θα αξιοποιηθούν για να επεκτείνουν τα περισσότερα σημαντικά μπιτ για την άθροιση των αποτελεσμάτων από τις 128 ξεχωριστές στήλες του πίνακα. Οι πράξεις πολλαπλασιασμού γίνονται παράλληλα, με τις αθροίσεις να πραγματοποιούνται σειριακά από τους πλήρεις αθροιστές των κελιών οι οποίοι είναι συνδεδεμένοι στην σειρά λειτουργώντας έτσι

ως αθροιστές διάδοσης υπολοίπου. Η δομή του πίνακα απεικονίζεται στο σχήμα 9 και επιτρέπει τον συνδυασμό των κελιών κάθε στήλης του έτσι ώστε να απαιτεί από 8 έως 23 κελιά για 1 μέχρι 16 μπιτ αντίστοιχα, οδηγώντας σε 16 έως και 5 πλήρεις μονάδες πολλαπλασιασμού και αθροίσματος ανά στήλη, ανάλογα με το εύρος μπιτ.




Σχήμα 9: Δομή κελιού αποθήκευσης και αναλογικών υπολογισμών του έργου [2]. Το σχήμα προέρχεται αυτούσιο από το ίδιο το άρθρο.

Το άρθρο [2] παρουσιάζει ένα συμπαγές, ακριβές και ενεργειακά αποδοτικό σύστημα υπολογισμού εντός μνήμης για χρήση σε συνελκτικά νευρωνικά δίκτυα. Αξιοποιώντας τυπικά κελιά μνήμης τυχαίας προσπέλασης των έξι τρανζίστορ, όπως απεικονίζεται στο σχήμα 10, για τοπική αποθήκευση των βαρών, το σύστημα στοχεύει να εξοικονομήσει ενέργεια. Οι πράξεις πολλαπλασιασμού και πρόσθεσης εκτελούνται αναλογικά με υψηλή ακρίβεια σχετικά με συμβατικά συστήματα υπολογισμού εντός μνήμης. Το σύστημα αποτελείται από συμπαγή μνήμη εντός της οποίας υποστηρίζονται αναλογικοί υπολογισμοί φορτίου, ρυθμιζόμενη ημι-παράλληλη υπολογιστική δομή που επιτρέπει εισόδους και βάρη μέγιστου εύρους οχτώ και έξι μπιτ αντίστοιχα. Τέλος, ακολουθεί ένας ειδικός μετατροπέας αναλογικού σε ψηφιακό σήμα ο οποίος αντικαθιστά μπάφερς για εξοικονόμηση ισχύος. Παρά την αναλογική του μορφή, το σύστημα πέτυχε ακρίβεια υπολογισμών από 89% έως και 98.8% στα διαφορετικά σύνολα δεδομένων πάνω στα οποία δοκιμάστηκε.



Σχήμα 10: Δομή κελιού αποθήκευσης και αναλογικών υπολογισμών του έργου [2]. Το σχήμα προέρχεται αυτούσιο από το ίδιο το άρθρο.

Το άρθρο [1] παρουσιάζει έναν ενεργειακά αποδοτικό επιταχυντή για νευρωνικά δίκτυα με δυαδικά βάρη και σήματα (χωρίς τα σήματα ενεργοποίησης να είναι απαραίτητως δυαδικά). Το σύστημα αποθηκεύει τα βάρη του δικτύου τοπικά με την χρήση μνήμης τυχαίας προσπέλασης, ενώ πραγματοποιεί τους υπολογισμούς πολλαπλασιασμού και άθροισης για δυαδικά νευρωνικά δίκτυα με αναλογικό τρόπο, χρησιμοποιώντας πυκνωτές. Το άρθρο προτείνει έναν πίνακα διαστάσεων 256×64 , όπου κάθε στήλη έχει έναν ξεχωριστό μετατροπέα από αναλογικό σε ψηφιακό σήμα, σύμφωνα με το σχήμα 11. Το σύνολο των πράξεων πραγματοποιείται παράλληλα για κάθε στήλη σε έναν κύκλο, δημιουργώντας αναλογική τάση στο τέλος κάθε στήλης μέσω διαίρεσης τάσης των πυκνωτών. Λόγω του αναλογικού τμήματος του συστήματος, η ακρίβειά του δεν είναι απόλυτη, αλλά παρ' όλα αυτά πέτυχε ακρίβεια από 85.5% έως και 98.3% ανάμεσα στα σύνολα δεδομένων πάνω στα οποία δοκιμάστηκε.



Σχήμα 11: Γενική δομή του έργου από το άρθρο [1]. Το σχήμα προέρχεται αυτούσιο από το ίδιο το άρθρο.

Το σύστημα που προτείνουμε είναι ένα πλήρως συνθέσιμο σύστημα υπολογισμού εντός μνήμης. Σχεδιάστηκε με σκοπό την χρήση ως επιταχυντής νευρωνικών δικτύων και λειτουργεί πραγματοποιώντας πράξεις εντός τοπικής μνήμης στην οποία αποθηκεύει τους πίνακες βαρών, ώστε να μπορεί να χρησιμοποιηθεί αποδοτικά χωρίς συνεχή επικοινωνία με εξωτερική μνήμη. Η ψηφιακή υλοποίηση των πράξεων δεν αφήνει περιθώριο για ανακρίβεια και αναιρεί την ανάγκη για μετατροπείς αναλογικού-ψηφιακού σήματος καθώς και την επιπλέον επιφάνεια που θα εισήγαγαν αυτοί. Οι υπολογισμοί πραγματοποιούνται σειριακά, οδηγώντας σε πολύ απλές πράξεις μεταξύ μονο-μπιτων τμημάτων των δεδομένων εισόδου και επομένως σε απλό ομοιόμορφο σχεδιασμό με μικρά υπολογιστικά κελιά και οργανική ροή δεδομένων. Ο αλγόριθμος [7] στον οποίο βασίζεται το σύστημα λειτουργεί εκτελώντας απλούς πολλαπλασιασμούς όχι μεταξύ ολόκληρων των πινάκων, αλλά μεταξύ των επιμέρους πινάκων που τους απαρτίζουν, οι οποίοι αποτελούνται από μονο-μπιτα στοιχεία και αντιστοιχούν στα ξεχωριστά μπιτ των αρχικών δεδομένων. Αυτοί οι πολλαπλασιασμοί εκτελούνται σε συστολικούς πίνακες που αποθηκεύουν τα βάρη, από κελιά διατεταγμένα σε στήλες, αποτελούμενα από καταχωρητές, μισούς αθροιστές και πύλες, με μειωμένη ανάγκη για χρήση περιφερειακών κυκλωμάτων που απαιτούν αντίστοιχες αρχιτεκτονικές με τυπική μνήμη τυχαίας προσπέλασης. Μετά τον υπολογισμό των γινομένων μεταξύ των επιμέρους μονο-μπιτων πινάκων (με τον όρο μονο-μπιτων εννοούμε ότι οι πίνακες αυτοί περιέχουν στοιχεία του ενός μπιτ) τα γινόμενα αυτά περνάνε από την κατάλληλη ολίσθηση στο πεδίο του χρόνου με χρήση καταχωρητών. Αν ασχολούμαστε με προσημασμένους αριθμούς, τα γινόμενα μεταξύ μονών πινάκων προσήμου θα υποστούν αντιστροφή και επέκταση προσήμου από ειδικά κελιά, πριν αθροιστούν για να παράγουν το τελικό αποτέλεσμα. Έπειτα, τα επιμέρους γινόμενα θα προστεθούν από δύο επίπεδα δέντρων πλήρων αθροιστών. Όλα τα τμήματα του συστήματος είναι πλήρως συνθέσιμα, με την αποθήκευση δεδομένων και τις πράξεις που λαμβάνουν μέρος να αναλαμβάνονται από καταχωρητές και πύλες, επιτρέποντας μηδενικό σφάλμα στις πράξεις.

1.7 Δομή κειμένου

Ακολουθούν τα επόμενα μέρη του κειμένου. Στο κεφάλαιο 2 θα εξετάσουμε αρχικά τον αλγόριθμο στον οποίο βασίζεται η σχεδίαση του συστήματός μας και θα αναλύσουμε την δομή του κυκλώματος και των επιμέρους τμημάτων του καθώς και τα σήματα ελέγχου που συνοδεύουν την λειτουργία του. Έπειτα, στο κεφάλαιο 3 θα συγκρίνουμε το σύστημά μας με ένα βασικό συστολικό σύστημα πολλαπλασιασμού πινάκων το οποίο επίσης αποθηκεύει τοπικά τον δευτερεύον πίνακα πολλαπλασιασμού αλλά δεν πραγματοποιεί τις πράξεις του σειριακά. Αρχικά θα συγκρίνουμε τους απαιτούμενους κύκλους που χρειάζονται τα δύο συστήματα για να πραγματοποιήσουν ένα σύνολο από πολλαπλασιασμούς πινάκων με ποικίλα μεγέθη. Έπειτα θα εξετάσουμε τα πλεονεκτήματα κάθε συστήματος σε διαφορετικές διαστάσεις και εύρος μπιτ και τέλος θα αναλύσουμε την συμπεριφορά των συστημάτων σχετικά με αλλαγές των διαστάσεων, τους εύρους μπιτ και της συχνότητας λειτουργίας. Τέλος, ακολουθούν τα συμπεράσματα στο κεφάλαιο 4 και έπειτα η βιβλιογραφία.

2. Αρχιτεκτονική σειριακού συστολικού πίνακα

2.1 Σειριακή μέθοδος πολλαπλασιασμού

Στην εργασία αυτή θα παρουσιάσουμε τη λειτουργία ενός σειριακού συστολικού συστήματος για πολλαπλασιασμό πινάκων. Αρχικά, θα πρέπει να σπάσουμε τους πίνακες που θέλουμε να πολλαπλασιάσουμε σε επιμέρους, μονο-μπιτους πίνακες, όπου το άθροισμα των επιμέρους ολισθημένων πολλαπλασιασμών μεταξύ τους θα δώσει το κατάλληλο αποτέλεσμα. Για παράδειγμα, έστω ότι έχουμε τους πίνακες $A_{K \times N}$ και $B_{N \times L}$ (όπου K και N είναι οι αριθμοί γραμμών του πίνακα A και B αντίστοιχα, ενώ N και L είναι οι αριθμοί στηλών του πίνακα A και B αντίστοιχα), που θα μπορούσαν στο πεδίο των νευρωνικών δικτύων να αντιστοιχούν σε πίνακες εισόδου και βαρών. Έστω λοιπόν ότι αποτελούνται από τρι-μπιτους αριθμούς (αριθμός μπιτ $M = 3$) και έχουν την εξής μορφή:

$$A = \begin{bmatrix} -1+0+2 \\ +1-4+3 \\ +2-3-2 \end{bmatrix}, B = \begin{bmatrix} -3-1+0 \\ +2+3+1 \\ -1-2+0 \end{bmatrix}$$

Οι πίνακες A και B αποτελούνται από το άθροισμα τριών (στο παράδειγμά μας) ολισθημένων μονο-μπιτων πινάκων, ένας για κάθε δύναμη του δύο. Συγκεκριμένα:

$$A = 2^2 * \begin{bmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 1 & 1 \end{bmatrix} + 2^1 * \begin{bmatrix} 1 & 0 & 1 \\ 0 & 0 & 1 \\ 1 & 0 & 1 \end{bmatrix} + 2^0 * \begin{bmatrix} 1 & 0 & 0 \\ 1 & 0 & 1 \\ 0 & 1 & 0 \end{bmatrix} = 2^2 * A_2 + 2^1 * A_1 + 2^0 * A_0$$

$$B = 2^2 * \begin{bmatrix} 1 & 1 & 0 \\ 0 & 0 & 0 \\ 1 & 1 & 0 \end{bmatrix} + 2^1 * \begin{bmatrix} 0 & 1 & 0 \\ 1 & 1 & 0 \\ 1 & 1 & 0 \end{bmatrix} + 2^0 * \begin{bmatrix} 1 & 1 & 0 \\ 0 & 1 & 1 \\ 1 & 0 & 0 \end{bmatrix} = 2^2 * B_2 + 2^1 * B_1 + 2^0 * B_0$$

Για απρόσημους πίνακες A και B , ο πολλαπλασιασμός αναλύεται στη μορφή:

$$A * B = (2^2 * A_2 + 2^1 * A_1 + 2^0 * A_0) * (2^2 * B_2 + 2^1 * B_1 + 2^0 * B_0) = 2^4 * A_2 * B_2 + 2^3 * A_2 * B_1 + 2^3 * A_1 * B_2 + 2^2 * A_2 * B_0 + 2^2 * A_1 * B_1 + 2^2 * A_0 * B_2 + 2^1 * A_1 * B_0 + 2^1 * A_0 * B_1 + 2^0 * A_0 * B_0$$

Αλλά για προσημασμένους πίνακες όπως αυτούς που έχουμε, πρέπει να αντιστρέψουμε το πρόσημο υπο-πινάκων προσήμου, και επομένως έχουμε: $A * B = 2^4 * A_2 * B_2 - 2^3 * A_2 * B_1 - 2^3 * A_1 * B_2 - 2^2 * A_2 * B_0 + 2^2 * A_1 * B_1 - 2^2 * A_0 * B_2 + 2^1 * A_1 * B_0 + 2^1 * A_0 * B_1 + 2^0 * A_0 * B_0$

Μία εναλλακτική αναπαράσταση είναι:

$$A * B = 2^4 * A_2 * B_2 - 2^3 * A_2 * B_1 - 2^2 * A_2 * B_0 - 2^3 * A_1 * B_2 + 2^2 * A_1 * B_1 + 2^1 * A_1 * B_0 - 2^2 * A_0 * B_2 + 2^1 * A_0 * B_1 + 2^0 * A_0 * B_0$$

όπου κάθε στήλη έχει κοινό πίνακα B_z και κάθε γραμμή έχει κοινό πίνακα A_y .


Επομένως, τα βήματα τα οποία ακολουθούμε για τον πολλαπλασιασμό των δύο πινάκων με αυτό τον τρόπο, στην πιο βασική τους μορφή είναι πρώτα ο υπολογισμός των γινομένων μεταξύ των μονο-μπιτων πινάκων, η κατάλληλη ολίσθησή τους ανάλογα με τις δυνάμεις του δύο που αντιπροσωπεύουν και έπειτα, μόνο αν ασχολούμαστε με προσημασμένους πίνακες, το συμπλήρωμα ως προς το 2 (για την αντιστροφή προσήμου) γινομένων από μόνο έναν πίνακα προσήμου καθώς και η επέκταση προσήμου τους και τέλος το άθροισμά αυτών των επιμέρους γινομένων για τον υπολογισμό του τελικού αποτελέσματος. Στη συγκεκριμένη περίπτωση επιλέξαμε να σπάσουμε το συνολικό υπολογισμό σε τέσσερα στάδια για ευκολία στην υλοποίηση και τον αλγοριθμικό έλεγχο των σημάτων που θα χρειαστούμε αργότερα. Εν ολίγης, τα στάδια αυτά είναι ο πολλαπλασιασμός των μονο-μπιτων πινάκων, η αντιστροφή και επέκταση προσήμου των γινομένων ενός πίνακα προσήμου, το άθροισμα των γινομένων που υπολογίστηκαν από κοινούς υπο-πίνακες A_y μαζί με την περαιτέρω επέκταση προσήμου των αθροισμάτων και τέλος η καταληκτική πρόσθεση αυτών των επιμέρους αθροισμάτων για τον υπολογισμό του τελικού αποτελέσματος. Το δεύτερο στάδιο καθώς και η επέκταση

προσέμου που παίρνει μέρος στο τρίτο στάδιο δεν πραγματοποιούνται σε περίπτωση που ασχολούμαστε με μη προσημασμένους ή πλήρως θετικούς πίνακες.

Πιο αναλυτικά, ο αλγόριθμος που ακολουθούμε για την επίτευξη αυτού του αποτελέσματος είναι ο ακόλουθος:

Στάδιο πρώτο. Πολλαπλασιάζουμε σειριακά τους επιμέρους μονο-μπιτους πίνακες, εξάγοντας τα γινόμενα κατά ένα μπιτ ανά κύκλο. Τα αποτελέσματα έχουν μέγεθος ίσο με το λογάριθμο του δύο του αριθμού γραμμών του πίνακα B συν ένα. Αν ο αριθμός γραμμών του B δεν είναι δύναμη του δύο, τότε θα είναι η κοντινότερη δύναμη του δύο προς τα πάνω. Στο παράδειγμά μας όπου ο πίνακας B έχει τρεις γραμμές, η πιο κοντινή δύναμη του δύο προς τα πάνω είναι το τέσσερα, επομένως τα γινόμενα των γινομένων $A_i * B_j$ θα αποτελούνται από τρία μπιτ. Τα αποτελέσματα αυτά έρχονται με διαφορά ορισμένων κύκλων ανάμεσα στους οποίους μεσολαβούν μηδενικά. Οι κύκλοι κατά τους οποίους έχουμε μόνο μηδενικά μπιτ τα οποία δεν προέρχονται από υπολογισμούς και υπάρχουν απλά για να δημιουργήσουν αρχικά απόσταση ανάμεσα στα στοιχεία του πίνακα A ονομάζονται νεκροί κύκλοι. Καθώς τα δεδομένα προχωράνε από το σύστημα και το μέγεθος των επιμέρους υπολογισμών μεγαλώνει (επειδή οι πράξεις γίνονται σειριακά, το μέγεθος του αποτελέσματος μεγαλώνει στο χρόνο), οι νεκροί κύκλοι γεμίζουν με ουσιαστικά δεδομένα, μέχρι που τελικά δεν θα υπάρχουν νεκροί κύκλοι ανάμεσα στα τελικά αποτελέσματα. Τα αποτελέσματα τελικά έχουν μέγεθος $\log_2(N) + 2 * M - 1$ (8 στο παράδειγμά μας), όπου N ο αριθμός γραμμών του πίνακα B (αν ο αριθμός N δεν είναι δύναμη του δύο, χρησιμοποιούμε την αμέσως επόμενη δύναμη του δύο) και M το εύρος μπιτ των πινάκων A και B. Επίσης, ανάμεσα στα γινόμενα ξεχωριστών πινάκων B_i υπάρχει διαφορά ενός κύκλου. Ο λόγος για αυτό είναι ότι ανάμεσα σε κάθε πολλαπλασιασμό με διαφορετικό υπο-πίνακα του B, χρειάζεται να κάνουμε ολίσθηση κατά ένα μπιτ. Για παράδειγμα, ανάμεσα στα $2^2 * A_1 * B_1$ και $2^1 * A_1 * B_0$, το γινόμενο $A_1 * B_1$ πρέπει να υποστεί ολίσθηση κατά ένα κύκλο παραπάνω από το $A_1 * B_0$. Αυτή η τεχνητή καθυστέρηση λειτουργεί ως ολίσθηση στο συγκεκριμένο κύκλωμα.

Για παράδειγμα, η είσοδος των πρώτων δύο γραμμών του πίνακα A για τον υπολογισμό των γινομένων έχει την μορφή που απεικονίζεται στο σχήμα 12.



Σχήμα 12: Απεικόνιση της ροής δεδομένων του πίνακα A για τον υπολογισμό των γινομένων μεταξύ των μονο-μπιτων πινάκων. Στον σχήμα δείχνουμε πώς εισάγονται οι πρώτες δύο γραμμές του πίνακα A από το παράδειγμά μας.

Ο λόγος που υπάρχουν οι νεκροί κύκλοι είναι επειδή καθώς τα δεδομένα περνάνε τα διάφορα στάδια των υπολογισμών, τα επιμέρους αποτελέσματα θα μεγαλώνουν σε μέγεθος και επειδή οι υπολογισμοί γίνονται σειριακά, αυτό θα γίνει σε μεταγενέστερους κύκλους, γεμίζοντας τις νεκρές ζώνες με ουσιαστικά δεδομένα. Για παράδειγμα, αφού υπολογιστούν τα γινόμενα των μονο-μπιτων πινάκων κάθε οχτώ κύκλους, θα έχουμε τους πρώτους τρεις κύκλους με ουσιαστικά δεδομένα (τα μπιτ των γινομένων) και πέντε νεκρούς κύκλους. Αργότερα, τα γινόμενα κοινών μονο-μπιτων πινάκων A_i θα αθροιστούν αφού έχουν υποστεί ολίσθηση και μερικά από αυτά

θα έχουν υποστεί συμπλήρωση ως προς το 2 και επέκταση προσήμου. Αυτά τα αθροίσματα θα έχουν μέγεθος $\log_2(N) + M + 1$, έξι μπιτ στο παράδειγμά μας, επομένως κάθε οχτώ κύκλους θα έχουμε έξι με ουσιαστικά δεδομένα και δύο νεκρούς κύκλους. Στο τέλος όλων των υπολογισμών θα έχουμε το συνολικό αποτέλεσμα το οποίο αποτελείται από οχτώ μπιτ, επομένως δεν θα έχουμε καθόλου νεκρούς κύκλους και τα αποτελέσματα θα εξάγονται αδιάλειπτα.

Για το παράδειγμά μας, μετά το πρώτο στάδιο θα έχουμε υπολογίσει τα:

$$\begin{aligned} &2^2 * A_2 * B_2, \quad 2^1 * A_2 * B_1, \quad 2^0 * A_2 * B_0, \\ &2^2 * A_1 * B_2, \quad 2^1 * A_1 * B_1, \quad 2^0 * A_1 * B_0, \\ &2^2 * A_0 * B_2, \quad 2^1 * A_0 * B_1, \quad 2^0 * A_0 * B_0. \end{aligned}$$

Στάδιο δεύτερο. Συμπληρώνουμε ως προς το 2 τα γινόμενα $A_\gamma * B_\zeta$ για $\gamma \neq H$ και $\zeta = H$, όπως και τα γινόμενα $A_\gamma * B_\zeta$ για $\gamma = H$ και $\zeta \neq H$, όπου H είναι ο αριθμός των μπιτ των πινάκων A και B μείον ένα ($H = M - 1$), δηλαδή τα γινόμενα που προέρχονται μόνο από έναν πίνακα προσήμου. Παράλληλα, πρέπει να επεκτείνουμε το πρόσημο των γινομένων αυτών κατά το απαραίτητο μήκος, το οποίο είναι ένα μπιτ για $\gamma \neq H$ και $\zeta = H$, και $M - \zeta$ μπιτ για $\gamma = H$ και $\zeta \neq H$. Για παράδειγμα, το στοιχείο $A_2 * B_0[0][0]$ ($\gamma = H$ και $\zeta \neq H$) που θα πάρουμε από το προηγούμενο βήμα είναι ίσο με 001. Αυτός ο αριθμός θα συμπληρωθεί ως προς το 2, κάνοντάς τον 111 και έπειτα, επειδή υπολογίστηκε από τον A_2 και B_0 ($\gamma = H$ και $\zeta \neq H$), θα πρέπει να επεκτείνουμε το πρόσημό του κατά τρία μπιτ ($M - \zeta = 3 - 0 = 3$), οπότε θα καταλήξουμε με τον αριθμό **111111** (το έντονα χρωματισμένο μπιτ προήλθε από την επέκταση προσήμου). Από την άλλη, το στοιχείο $A_0 * B_2[1][0]$ ($\gamma \neq H$ και $\zeta = H$) είναι ίσο με 010. Αφού το συμπληρώσουμε ως προς το 2, θα πάρει την μορφή 110. Έπειτα, επειδή $\gamma \neq H$ και $\zeta = H$, θα επεκτείνουμε το πρόσημό του κατά ένα μπιτ. Έτσι, θα καταλήξουμε με τον αριθμό **1110**.

Ο λόγος που πρέπει να επεκτείνουμε το πρόσημο των γινομένων που συμπληρώσαμε ως προς το 2, είναι επειδή το μέγεθος των γινομένων μεταξύ των μονο-μπιτ πινάκων, τρία στο παράδειγμά μας, θεωρεί πάντα πως τα γινόμενα είναι θετικά. Για παράδειγμα, ακόμα και εάν είχαμε τέσσερις γραμμές του B , η μέγιστη τιμή των γινομένων θα μπορούσε να είναι 100, κλειδωμένη στα τρία μπιτ. Ακόμα και εάν συμπληρώσουμε τον αριθμό ως προς το 2, πάλι θα έχουμε 100. Επομένως, πρέπει να επεκτείνουμε το πρόσημο των αριθμών που συμπληρώνουμε ώστε να επιβεβαιωθεί το πρόσημό τους για τους παρακάτω υπολογισμούς. Τα γινόμενα που δεν συμπληρώνονται, ακολουθούνται από νεκρούς κύκλους δηλαδή μηδενικά, οπότε το αυτομάτως θετικό τους πρόσημο επιβεβαιώνεται χωρίς επέκταση προσήμου. Στην ουσία πάντως, το πρώτο μπιτ μετά τα τρία μπιτ των γινομένων είναι το πρόσημό τους ακόμα και για τα γινόμενα που δεν απαιτούν συμπλήρωση ως προς το 2. Στην περίπτωση που οι πίνακες A και B δεν έχουν πρόσημο, ή έχουν πρόσημο αλλά όλα τα στοιχεία τους είναι θετικά, τότε δεν χρειάζεται να συμπληρώσουμε κανένα γινόμενο ως προς το 2, ούτε να επεκτείνουμε το πρόσημό του.

Επομένως, για το παράδειγμά μας, σε αυτό το στάδιο θα έχουμε υπολογίσει τα:

$$\begin{aligned} &2^2 * A_2 * B_2, \quad -2^1 * A_2 * B_1, \quad -2^0 * A_2 * B_0, \\ &-2^2 * A_1 * B_2, \quad 2^1 * A_1 * B_1, \quad 2^0 * A_1 * B_0, \\ &-2^2 * A_0 * B_2, \quad 2^1 * A_0 * B_1, \quad 2^0 * A_0 * B_0. \end{aligned}$$

Στάδιο τρίτο. Αθροίζουμε τα γινόμενα που βγαίνουν από κοινούς υπο-πίνακες του A . Τα αθροίσματα αυτά έχουν ένα συγκεκριμένο προϋπολογισμένο μέγεθος μπιτ, το οποίο είναι $M + \log_2(N) + 1$, όπου M ο αριθμός μπιτ των πινάκων A και B και N ο αριθμός γραμμών του πίνακα B (ή αν το N δεν είναι δύναμη του δύο, τότε χρησιμοποιούμε την κοντινότερη δύναμη του δύο προς τα πάνω). Για παράδειγμα, αθροίζοντας τα στοιχεία $[0][0]$ των γινομένων $A_0 * B_0$, $2^1 * A_0 * B_1$ και $-2^2 * A_0 * B_2$, τα οποία είναι 001, 0000 και 111100 αντίστοιχα, θα λάβουμε το άθροισμα 111101 το οποίο αποτελείται από 6 μπιτ ($M = 3$ και $N = 3$ οπότε υπολογίζουμε $\log_2(4) + 1 = 3$ επειδή 4 είναι η πλησιέστερη προς τα πάνω δύναμη του δύο). Στο παράδειγμά μας, τα υπογραμμισμένα μπιτ οφείλονται στην ολίσθηση και το $-2^2 * A_0 * B_2$ έχει ένα παραπάνω μπιτ επειδή στο προηγούμενο στάδιο υπέστη επέκταση προσήμου κατά ένα μπιτ, όπως μπορούμε να δούμε και στο αντίστοιχο παράδειγμα.

Στην περίπτωση που οι πίνακες A και B είναι προσημασμένοι και δεν έχουν όλα τους τα στοιχεία θετικό πρόσημο, συχνά παρουσιάζονται υπόλοιπα κατά την άθροιση αυτού του σταδίου που ξεπερνάνε το προϋπολογισμένο μέγεθος των αθροισμάτων ($M + \log_2(N)$ όπως αναφέραμε προηγουμένως) και προκαλούν

σφάλμα στον υπολογισμό. Αυτά τα υπόλοιπα υπερβαίνουν το μπιτ προσήμου των επιμέρους αθροισμάτων και θέλουμε να τα διαγράψουμε πριν τα επεκτείνουν και μπλεχτούν με τους υπολογισμούς των αθροισμάτων που πρόκειται να ακολουθήσουν, μιας και όλος ο υπολογισμός γίνεται σειριακά. Παρ' όλα αυτά, στην πράξη, σχεδιάσαμε το σύστημα με τέτοιο τρόπο που δεν χρειάζεται να κόψουμε όλα τα υπόλοιπα όπως θα δούμε αναλυτικά παρακάτω.

Από την άλλη, επειδή η επέκταση προσήμου είναι απαραίτητη για να ολοκληρωθεί σωστά η τελική πρόσθεση αυτών των επιμέρους αθροισμάτων, επεκτείνουμε το πρόσημο κάθε αθροίσματος κατά το απαραίτητο μήκος, το οποίο είναι $H - \gamma$, όπου H το εύρος μπιτ των πινάκων A και B μείον ένα ($H = M - 1$) και γ ο εκθέτης της δύναμης στον οποίο αντιστοιχεί ο υπο-πίνακας A_γ από τον οποίο υπολογίστηκε το άθροισμα. Για παράδειγμα, τα αποτελέσματα του αθροίσματος ($-2^2 \cdot A_0 \cdot B_2 + 2^1 \cdot A_0 \cdot B_1 + 2^0 \cdot A_0 \cdot B_0$) απαιτούν επέκταση προσήμου κατά δύο μπιτ ($H - \gamma = 2 - 0 = 2$), ενώ τα αποτελέσματα του αθροίσματος ($2^2 \cdot A_2 \cdot B_2 - 2^1 \cdot A_2 \cdot B_1 - 2^0 \cdot A_2 \cdot B_0$) δεν απαιτούν επέκταση προσήμου ($H - \gamma = 2 - 2 = 0$). Και σε αυτό το στάδιο του υπολογισμού, αν οι πίνακες A και B δεν έχουν πρόσημο, ή έχουν πρόσημο αλλά όλα τα στοιχεία τους είναι θετικά, τότε δεν χρειάζεται να επεκτείνουμε το πρόσημο των αθροισμάτων.

Επομένως, για το παράδειγμά μας, σε αυτό το στάδιο θα έχουμε υπολογίσει τα:

$$\begin{aligned} & (2^2 \cdot A_2 \cdot B_2 - 2^1 \cdot A_2 \cdot B_1 - 2^0 \cdot A_2 \cdot B_0), \\ & (-2^2 \cdot A_1 \cdot B_2 + 2^1 \cdot A_1 \cdot B_1 + 2^0 \cdot A_1 \cdot B_0), \\ & (-2^2 \cdot A_0 \cdot B_2 + 2^1 \cdot A_0 \cdot B_1 + 2^0 \cdot A_0 \cdot B_0). \end{aligned}$$

Στάδιο τέταρτο. Αθροίζουμε τα προαναφερόμενα αθροίσματα που υπολογίστηκαν από κοινούς υπο-πίνακες A_γ με αυτά που υπολογίστηκαν από τους υπόλοιπους υπο-πίνακες A_γ αφού τα ολισθήσουμε τεχνητά καθυστερώντας τα κατά γ κύκλους. Για παράδειγμα, στο τρίτο στάδιο υπολογίσαμε το στοιχείο $[0][0]$ από το άθροισμα ($-2^2 \cdot A_0 \cdot B_2 + 2^1 \cdot A_0 \cdot B_1 + 2^0 \cdot A_0 \cdot B_0$), το οποίο ήταν **1111101** (τα έντονα χρωματισμένα μπιτ προήλθαν από την επέκταση προσήμου του αθροίσματος στο τρίτο στάδιο). Έπειτα, τα στοιχεία $[0][0]$ των αθροισμάτων ($-2^2 \cdot A_1 \cdot B_2 + 2^1 \cdot A_1 \cdot B_1 + 2^0 \cdot A_1 \cdot B_0$) και ($2^2 \cdot A_2 \cdot B_2 - 2^1 \cdot A_2 \cdot B_1 - 2^0 \cdot A_2 \cdot B_0$) είναι **1111100** και **000011** αντίστοιχα. Πριν τα αθροίσουμε προκειμένου να υπολογίσουμε το τελικό αποτέλεσμα πρέπει να ολισθήσουμε το άθροισμα **1111100** κατά ένα μπιτ, αφού προήλθε από γινόμενα του πίνακα A_1 και το άθροισμα **000011** κατά δύο μπιτ, αφού προήλθε από γινόμενα του πίνακα A_2 . Έτσι θα καταλήξουμε με τους αριθμούς **1111101**, **1111100**, **00001100** (τα υπογραμμισμένα μπιτ οφείλονται στην ολίσθηση) οι οποίοι αντιστοιχούν στα $[0][0]$ στοιχεία των υπολογισμών ($-2^2 \cdot A_0 \cdot B_2 + 2^1 \cdot A_0 \cdot B_1 + 2^0 \cdot A_0 \cdot B_0$), ($-2^3 \cdot A_1 \cdot B_2 + 2^2 \cdot A_1 \cdot B_1 + 2^1 \cdot A_1 \cdot B_0$) και ($2^4 \cdot A_2 \cdot B_2 - 2^3 \cdot A_2 \cdot B_1 - 2^2 \cdot A_2 \cdot B_0$) αντίστοιχα. Αθροίζοντας αυτούς τους αριθμούς και αποκόπτοντας τα υπόλοιπα υπερχειλίσσης καταλήγουμε με τον αριθμό **00000001**, ο οποίος είναι το στοιχείο $[0][0]$ του γινομένου $A \cdot B$.

Όπως και στο προηγούμενο στάδιο, έτσι και εδώ είναι απαραίτητο να διαγράψουμε τα περίσσια υπόλοιπα τα οποία όχι μόνο θα προκαλέσουν σφάλμα στα αποτελέσματα που ακολουθούν σειριακά, αλλά θα προκαλέσουν και υπερχειλίση στο τελικό αποτέλεσμα πέραν από το απαραίτητο μέγεθος του. Εν πάση περιπτώσει, και σε αυτό το στάδιο και στο προηγούμενο, τα υπόλοιπα αυτά προκύπτουν από την απαραίτητη επέκταση προσήμου που χρειάζεται στις πράξεις προσημασμένων αριθμών και η διαγραφή τους δεν προκαλεί κανένα απολύτως σφάλμα στο τελικό αποτέλεσμα. Στην περίπτωση που ασχολούμαστε με μη προσημασμένους, ή μόνο θετικούς αριθμούς, δεν χρειάζεται να διαγράψουμε κανένα υπόλοιπο (γιατί είναι αδύνατον να δημιουργηθούν σφαλματικά υπόλοιπα σε αυτή την περίπτωση), ούτε πραγματοποιούμε αντιστροφή και επέκταση προσήμου όπως αναφέραμε και προηγουμένως.

Σε αυτό το στάδιο λοιπόν εξάγονται τα τελικά αποτελέσματα και έχουμε ολοκληρώσει τις πράξεις:


$$\begin{aligned} A \cdot B = & 2^4 \cdot A_2 \cdot B_2 - 2^3 \cdot A_2 \cdot B_1 - 2^2 \cdot A_2 \cdot B_0 \\ & - 2^3 \cdot A_1 \cdot B_2 + 2^2 \cdot A_1 \cdot B_1 + 2^1 \cdot A_1 \cdot B_0 \\ & - 2^2 \cdot A_0 \cdot B_2 + 2^1 \cdot A_0 \cdot B_1 + 2^0 \cdot A_0 \cdot B_0 \end{aligned}$$

2.2 Κύκλωμα

Το κύκλωμα με το οποίο το επιτυγχάνουμε αυτό, αποτελείται από τέσσερα μέλη, ένα για κάθε αντίστοιχο στάδιο του προαναφερόμενου αλγορίθμου. Αρχικά χρειαζόμαστε πίνακες στους οποίους αποθηκεύουμε τοπικά τα στοιχεία του πίνακα B και ταυτόχρονα εντός των πινάκων αυτών υπολογίζουμε τα γινόμενα ανάμεσα στους μονο-μπιτους πίνακες A_γ και B_z τα οποία μάλιστα ολισθαίνουμε όπου χρειάζεται. Επίσης θέλουμε κελιά τα οποία θα συμπληρώσουν τα γινόμενα ενός πίνακα πρόσημου ως προς το 2 καθώς και θα επεκτείνουν το πρόσημό τους. Έπειτα χρειαζόμαστε αθροιστές οι οποίοι θα προσθέσουν αυτά τα γινόμενα και θα επεκτείνουν το πρόσημό τους κατάλληλα. Τέλος χρειαζόμαστε αθροιστές οι οποίοι θα εξάγουν το τελικό αποτέλεσμα. Και στις δύο περιπτώσεις οι αθροιστές θα έχουν την μορφή δέντρων αποτελούμενα από κελιά τα οποία θα περιγράψουμε παρακάτω.

2.2.1 Συστολικοί πίνακες σειριακού υπολογισμού γινομένων μεταξύ μονο-μπιτων πινάκων

Οι πίνακες σειριακού υπολογισμού των γινομένων αποτελούνται από κελιά υπολογισμού και αποθήκευσης, τα οποία απεικονίζονται στο σχήμα 13. Αυτά τα κελιά είναι υπεύθυνα για την αποθήκευση των μπιτ του πίνακα B καθώς και τον τοπικό, σειριακό υπολογισμό των γινομένων. Κάθε κελί αποτελείται από τρία μέλη.



Σχήμα 13: Απεικόνιση ενός συστολικού πίνακα αποθήκευσης βαρών B με δυνατότητες υπολογισμού γινομένων μεταξύ των μονο-μπιτων πινάκων A_γ και B_z , καθώς και των κελιών υπολογισμού και αποθήκευσης του. Με M συμβολίζουμε το εύρος μπιτ των πινάκων A και B οι οποίοι πολλαπλασιάζονται.


Το πρώτο μέλος είναι υπεύθυνο για την αποθήκευση ενός μπιτ του πίνακα B και περιλαμβάνει έναν καταχωρητή με λειτουργία ενεργοποίησης κατά την αποθήκευση, ώστε να ελέγχουμε με το σήμα ενεργοποίησης πότε θα δέχεται νέα μπιτ και πότε όχι.

Το δεύτερο μέλος είναι μία πύλη KAI η οποία υπολογίζει το γινόμενο ανάμεσα στο μπιτ του B (που είναι αποθηκευμένο στον προαναφερόμενο καταχωρητή) και στο οποιοδήποτε μπιτ A πρόκειται να πολλαπλασιαστεί με αυτό.

Το τρίτο μέλος είναι υπεύθυνο για τον υπολογισμό του αθροίσματος ανάμεσα στο τοπικό γινόμενο και στο γινόμενο του προηγούμενου κελιού. Αποτελείται από μία πύλη H, έναν μισό αθροιστή (MA) με

ανατροφοδότηση υπολοίπου και δύο καταχωρητές. Οι καταχωρητές είναι υπεύθυνοι για την προσωρινή αποθήκευση του υπολοίπου και του αθροίσματος του αθροιστή. Η πύλη H δέχεται σαν εισόδους το γινόμενο των μπιτ A και B και το υπόλοιπο του προηγούμενου κύκλου, μιας και σύμφωνα με την ροή των δεδομένων, μόνο ένα από αυτά μπορεί να έχει την τιμή 1 κάθε φορά. Η έξοδος της πύλης H καθώς και το άθροισμα του προηγούμενου κελιού είναι οι είσοδοι του μισού αθροιστή.

Το σχήμα 14 παρουσιάζει ένα απλό παράδειγμα της λειτουργίας ενός πλήρη αθροιστή με ανατροφοδότηση υπολοίπου για σειριακή άθροιση δύο αριθμών, πάνω στη λειτουργία του οποίου βασίζεται και η λειτουργία του συστήματός μας. Σε κάθε κύκλο αθροίζονται τα μπιτ αντίστοιχης δύναμης του κάθε αριθμού και το υπόλοιπο που προκύπτει από την πρόσθεσή τους, το οποίο αντιστοιχεί στην επόμενη δύναμη, αθροίζεται και αυτό με τα επόμενα μπιτ των αριθμών κ.ο.κ. Στην περίπτωση μας δεν χρειάζεται να χρησιμοποιήσουμε πλήρη αθροιστή (με τρεις εισόδους), αλλά μπορούμε να χρησιμοποιήσουμε, όπως και κάνουμε, έναν μισό αθροιστή (με δύο εισόδους μόνο) και μία πύλη H η οποία συνδυάζει το ανατροφοδοτούμενο υπόλοιπο με την δεύτερη είσοδο του αθροιστή, δηλαδή το γινόμενο των δύο μπιτ. Αυτή η διάταξη απαιτεί λιγότερες πύλες και επομένως λιγότερη επιφάνεια και ενέργεια. Η συγκεκριμένη διάταξη είναι εφικτή επειδή ανάμεσα στην εισαγωγή κάθε γραμμής του πίνακα εισόδου A διαμεσολαβούν $2^M + \log_2(N)$ κύκλοι μηδενικών εισόδων (δηλαδή το μέγεθος του τελικού αποτελέσματος). Έτσι, δεν μπορεί να υπάρξει περίπτωση όπου θα έχουμε υπόλοιπο μαζί με είσοδο A αφού τα υπόλοιπα σε κάθε κελί μπορούν να εμφανίζονται για μέχρι και $\log_2(N) + 1$ κύκλους (δηλαδή το μέγεθος των γινομένων $A_i \cdot B_i$) μετά την εισαγωγή των μπιτ του A στο αντίστοιχο κελί. Υπενθυμίζουμε ότι με 'Μ' αναπαριστάμε το εύρος μπιτ των πινάκων A και B , ενώ με 'Ν' αναπαριστάμε την κοινή διάστασή τους.




Σχήμα 14: Παράδειγμα υλοποίησης σειριακής πρόσθεσης δύο αριθμών. Με κόκκινο αναπαριστώνται οι αριθμοί που αθροίζονται, με μοβ το αποτέλεσμα και με πράσινο τα υπόλοιπα.

Εξαίρεση αποτελούν τα κελιά της πρώτης γραμμής, τα οποία είναι τα πρώτα κελιά που θα ξεκινήσουν τον υπολογισμό και δεν έχουν προηγούμενο γινόμενο. Επομένως δεν χρειάζονται το τρίτο μέλος που έχουν τα υπόλοιπα κελιά. Έτσι, τα κελιά της πρώτης γραμμής αποτελούνται μόνο από τα πρώτα δύο μέλη και η έξοδος της πύλης KAI περνάει από ένα καταχωρητή πριν προχωρήσει στο επόμενο κελί.

Δεδομένου του ότι κάθε μονο-μπιτος πίνακας του B πρέπει να πολλαπλασιαστεί με κάθε μονο-μπιτο πίνακα του A , πραγματοποιούμε τους πολλαπλασιασμούς αυτούς παράλληλα. Προκειμένου να το επιτύχουμε αυτό, κάθε κελί, αποτελείται από ένα μέλος ENA (επειδή τα μπιτ του B είναι κοινά στους πολλαπλασιασμούς) και M μέλη ΔYO και $TRIA$, ένα για κάθε μονο-μπιτο πίνακα A_i .

Τα κελιά είναι διατεταγμένα σε μορφή δισδιάστατου πίνακα με τις διαστάσεις του B , όπως απεικονίζεται στο σχήμα 13. Συνολικά έχουμε όσους τέτοιους πίνακες όσο και το εύρος μπιτ των πινάκων A και B , όπου ο καθένας αντιστοιχεί άμεσα σε έναν μονο-μπιτο πίνακα B_i και κάθε ένας από αυτούς είναι υπεύθυνος για τους υπολογισμούς των γινομένων $A_{0-(M-1)} \cdot B_i$. Το σχήμα 15 περιγράφει το συνολικό κύκλωμα, στο οποίο μπορούμε να διακρίνουμε τους ξεχωριστούς πίνακες B_i .




Σχήμα 15: Γενική απεικόνιση του συνολικού κυκλώματος για τον υπολογισμό του γινομένου πινάκων $A*B$, όπου με M συμβολίζουμε το εύρος μπιτ των πινάκων A και B και με Λ τον αριθμό στηλών του πίνακα B .

Για να υπολογίσουμε τα γινόμενα μεταξύ των μονο-μπιτων πινάκων A και B , ακολουθούμε δύο βήματα: Το πρώτο βήμα είναι η φόρτωση του B στους συστολικούς πίνακες, η οποία ολοκληρώνεται σε τόσους κύκλους όσες οι γραμμές του πίνακα B , φορτώνοντας μία γραμμή τη φορά. Το καλώδιο που εισάγει τα μπιτ κάθε στήλης του B είναι κοινό για όλα τα κελιά της στήλης, τα στοιχεία του B διαμοιράζονται κοινώς σε όλα τα κελιά της ίδιας στήλης, οπότε προκειμένου να επιλέξουμε το κελί της κατάλληλης γραμμής, χρησιμοποιούμε γραμμές καλωδίων που μεταφέρουν σήματα επιλογής γραμμών. Στο παράδειγμά μας η φόρτωση του πίνακα B θα χρειαστεί τρεις κύκλους επειδή έχουμε τρεις γραμμές. Στον πρώτο κύκλο της φόρτωσης ενεργοποιούμε την γραμμή επιλογής της πρώτης γραμμής η οποία επιτρέπει στους καταχωρητές να δεχτούν την πρώτη γραμμή του πίνακα B_0 η οποία εισάγεται στον ίδιο κύκλο μέσα στον πίνακα. Αντίστοιχα, στον δεύτερο κύκλο εισάγουμε την δεύτερη γραμμή κ.ο.κ. Οι γραμμές επιλογής επεκτείνονται και στους πίνακες B_1 και B_2 ξεκινώντας από τον πίνακα B_0 , μιας και όλοι οι πίνακες B_i φορτώνονται ταυτόχρονα. Η σειρά με την οποία φορτώνουμε τις γραμμές του πίνακα B θα καθορίσει την σειρά με την οποία εισάγουμε τα στοιχεία του πίνακα A . Εμείς επιλέξαμε στο παράδειγμά μας να εισάγουμε τις γραμμές του πίνακα B αντίστοιχα με τον τρόπο που τον αναπαριστούμε, ώστε οι πράξεις ανάμεσα στα στοιχεία A και B να γίνουν σύμφωνα με τον τρόπο που θα τις κάναμε και στο χαρτί και να είναι πιο κατανοητό το παράδειγμα.

Το δεύτερο βήμα είναι η εισαγωγή των στοιχείων A . Χρησιμοποιούμε M καλώδια σε κάθε γραμμή των πινάκων υπολογισμού, ένα για κάθε μπιτ του A αφού κάθε κελί υπολογίζει όλα τα γινόμενα μεταξύ των στοιχείων B_i και $A_{0-(M-1)}$ που του αντιστοιχούν. Τα στοιχεία A που μεταφέρουν αυτά τα καλώδια είναι κοινά για όλους τους μονο-μπιτους πίνακες υπολογισμού, αλλά ανάμεσα σε κάθε πίνακα περνούν από ένα επίπεδο καταχωρητών προκειμένου να εισαχθεί τεχνητή καθυστέρηση ενός κύκλου για να πετύχουμε την ολίσθηση που χρειάζεται για το άθροισμα των γινομένων A_i*B_i όπως φαίνεται στα σχήματα 13 και 15. Επειδή ο υπολογισμός γίνεται σειριακά, τα στοιχεία κάθε γραμμής του πίνακα A δεν εισάγονται ταυτόχρονα, αλλά με έναν κύκλο διαφορά ανάμεσά τους ξεκινώντας από το πρώτο στοιχείο, όπως φαίνεται στο σχήμα 12 και το σχήμα 16. Ανάμεσα στην εισαγωγή κάθε γραμμής υπάρχει μία καθυστέρηση ίση με το εύρος μπιτ του τελικού αποτελέσματος (σε κύκλους) ώστε να μην υπάρξουν σφάλματα. Χωρίς αυτή την καθυστέρηση μπορεί δύο ή παραπάνω υπολογισμοί με διαφορετικές γραμμές του A να καταλήξουν να υπολογίζονται στο ίδιο κελί των συστολικών πινάκων, ή στο ίδιο κελί κάποιου από τα επόμενα τμήματα του συστήματος, προκαλώντας σφάλμα.

Σειριακός υπολογισμός $A_1 B_0$



Σχήμα 16: Εισαγωγή των στοιχείων της πρώτης γραμμής του A για τον υπολογισμό του στοιχείου $A_1 * B_0[0][0]$, σύμφωνα με το παράδειγμα. Απεικονίζεται μόνο η πρώτη στήλη του πίνακα B_0 και μόνο το τμήμα των κελιών υπεύθυνο για το γινόμενο $A_1 * B_0[0][0]$. Με κόκκινο συμβολίζουμε τα μπιτ του A_1 , με πράσινο τα μπιτ του B_0 και με μοβ τα μπιτ του γινομένου.

Στο σχήμα 16 απεικονίζεται η διαδικασία υπολογισμού του στοιχείου $[0][0]$ του γινομένου $A_1 * B_0$ (αφού έχει προηγηθεί η φόρτωση του πίνακα B_0). Η πρώτη γραμμή του πίνακα A που χρειαζόμαστε για να υπολογίσουμε αυτό το στοιχείο εισάγεται τμηματικά, όπως περιγράφουμε και νωρίτερα στο σχήμα 12. Επειδή έχουμε επιλέξει να αποθηκεύσουμε τα στοιχεία του B διατηρώντας την σειρά τους (δηλαδή στην πρώτη γραμμή και πρώτη στήλη του πίνακα έχουμε αποθηκεύσει το στοιχείο $B_0[0][0]$), αυτό καθορίζει και την σειρά με την οποία θα εισάγουμε τα στοιχεία του A . Στην συγκεκριμένη περίπτωση, θα αρχίσουμε με την πρώτη στήλη του A . Εναλλακτικά, θα μπορούσαμε να αποθηκεύσουμε τα στοιχεία του B ανάποδα, ξεκινώντας από την γραμμή $[2]$ και να εισάγουμε τα στοιχεία του A ξεκινώντας από την στήλη $[2]$. Στο παράδειγμά μας λοιπόν, εισάγουμε στον πρώτο κύκλο τα μπιτ του $A[0][0]$ στην πρώτη γραμμή του πίνακα B_0 , στον επόμενο κύκλο τα μπιτ του $A[0][1]$ στην δεύτερη γραμμή του πίνακα B_0 κ.ο.κ. Για τον υπολογισμό του $A_1 * B_0$, τα μπιτ του A_1 αλληλεπιδρούν με τα μπιτ του B_0 ενώ τα υπόλοιπα γινόμενα με τον B_0 υπολογίζονται ταυτόχρονα, αξιοποιώντας τα τμήματα του κάθε κελιού που τους αντιστοιχούν όπως περιγράφεται στο σχήμα 13. Ανάμεσα στην εισαγωγή έγκυρων μπιτ από μία γραμμή του A μέχρι την εισαγωγή των μπιτ της επόμενης γραμμής, διαμεσολαβούν οχτώ κύκλοι (δηλαδή το μέγεθος σε μπιτ του τελικού αποτελέσματος). Στους κύκλους αυτούς εισάγουμε μηδενικά δεδομένα νεκρών κύκλων, τα οποία αργότερα θα συμπληρωθούν από έγκυρα δεδομένα, καθώς οι σειριακές πράξεις επεκτείνουν το μέγεθος των υπολογισμών στον χρόνο.


2.2.2 Γραμμές συμπλήρωσης γινομένων ως προς το 2 και επέκτασης προσήμου

Το συμπλήρωμα ως προς το 2 και η επέκταση προσήμου επιτυγχάνονται από το ίδιο κελί, το οποίο αποτελείται από τρία μέλη. Τα πρώτα δύο είναι υπεύθυνα για το συμπλήρωμα ως προς το 2 και το τρίτο για την επέκταση προσήμου. Προκειμένου να συμπληρώσουμε έναν αριθμό ως προς το 2, απαιτούνται δύο βήματα επεξεργασίας. Η πρώτη είναι να αντιστρέψουμε όλα τα μπιτ του και η δεύτερη να προσθέσουμε τον αριθμό ένα. Στο σχήμα 17 απεικονίζονται τα κελιά που χρησιμοποιούμε για το παράδειγμά μας. Τα μέλη ενός κελιού είναι τα εξής:

Το πρώτο μέλος είναι υπεύθυνο για την αντιστροφή των μπιτ, το οποίο επιτυγχάνουμε με την χρήση μίας πύλης ΑΠΟΚΛΕΙΣΤΙΚΟ Ή. Η πύλη λαμβάνει ως εισόδους ένα καλώδιο που μεταφέρει το μονο-μπιτο γινόμενο και

ένα καλώδιο που μεταφέρει ένα εξωτερικό σήμα ελέγχου. Η πύλη αντιστρέφει τα μπιτ των γινομένων όταν αυτό το σήμα είναι ένα και η έξοδός της είναι το ανεστραμμένο γινόμενο.

Το δεύτερο μέλος, είναι υπεύθυνο για την πρόσθεση του αριθμού 1 μετά την αντιστροφή και είναι ένας μερικός αθροιστής (MA) που συνοδεύεται από έναν καταχωρητή και μία πύλη H . Ο αθροιστής έχει δύο εξόδους, το άθροισμα το οποίο είναι το συμπλήρωμα ως προς 2 του αριθμού και το υπόλοιπο. Ως εισόδους, ο αθροιστής παίρνει την έξοδο της προαναφερόμενης πύλης και ένα εξωτερικό σήμα συμπλήρωσης που συνδυάζεται με το υπόλοιπο του προηγούμενου κύκλου με την χρήση της πύλης H . Το σήμα συμπλήρωσης γίνεται 1 για κάθε κύκλο που λαμβάνουμε το λιγότερο σημαντικό μπιτ από τα στοιχεία του γινομένου και αναπαριστά το 1 που πρέπει να προσθέσουμε σε έναν αριθμό μετά την αντιστροφή των μπιτ προκειμένου να τον συμπληρώσουμε ως προς 2. Όπως και προηγουμένως, είναι αδύνατον να υπάρξει υπόλοιπο με τιμή 1 ταυτόχρονα με την πρόσθεση του 1 που χρειαζόμαστε για να συμπληρώσουμε τον αριθμό και αυτό μας επιτρέπει πάλι να χρησιμοποιήσουμε μερικό αθροιστή σε συνδυασμό με μία πύλη H .




Σχήμα 17: Απεικόνιση της διάταξης κελιών συμπλήρωσης ως προς το 2 και επέκτασης προσέμου για την επεξεργασία των γινομένων $A_{0-(M-1)} * B_z$. Για $z < M - 1$, όπου M το εύρος μπιτ των πινάκων A και B , χρησιμοποιούμε τα άνω συμπλέγματα κελιών, ενώ στην περίπτωση που $z = M - 1$, δηλαδή ο πίνακας B_z αντιστοιχεί στο πρόσημο του B , τότε τα συμπλέγματα κελιών που χρησιμοποιούμε είναι αυτά που απεικονίζονται στην κάτω πλευρά του σχήματος.

Το τρίτο μέλος αποτελείται από έναν καταχωρητή με λειτουργία ενεργοποίησης κατά την αποθήκευση όπως και στους πίνακες σειριακού υπολογισμού μονο-μπιτων γινομένων. Ελέγχοντας τότε ο καταχωρητής θα δεχτεί το επόμενο μπιτ και τότε όχι μπορούμε να αποθηκεύσουμε το μπιτ του προσέμου και να συνεχίσουμε να το εξάγουμε για τόσους κύκλους, όσα και τα μπιτ προσέμου που θέλουμε να επεκτείνουμε. Εδώ πρέπει να σημειωθεί ότι ενώ κατά το συμπλήρωμα ως προς το 2 είναι αναπόφευκτο να δημιουργηθούν ορισμένα ανεπιθύμητα υπόλοιπα υπερχείλισης τα οποία θα προκαλούσαν σφάλμα και υπερχείλιση κατά ένα μπιτ. Για παράδειγμα το στοιχείο $[0][2]$ του γινομένου $A_0 * B_2$ είναι 000 και το συμπλήρωμά του ως προς 2 είναι επίσης 000, αλλά κατά τον υπολογισμό του συμπληρώματος θα δημιουργηθεί το υπόλοιπο 1 το οποίο θα καταλήξει να προκαλεί υπερχείλιση και θα πάρουμε το αποτέλεσμα 1000 αντί για 000, το οποίο είναι εσφαλμένο. Παρ' όλα αυτά, δεν χρειάζεται να διαγράψουμε τα υπόλοιπα τα οποία θα προκαλούσαν σφάλμα, επειδή κατά την

επέκταση προσήμου αποθηκεύουμε το τελευταίο έγκυρο μπιτ του γινομένου ως μπιτ προσήμου και έπειτα απενεργοποιώντας την αποθήκευση του καταχωρητή προκαλούμε επέκταση προσήμου και δεν επιτρέπουμε επιπλέον μπιτ να αποθηκευτούν στον καταχωρητή, αγνοώντας έτσι τις σφαλματικές υπερχειλίσσεις που προκαλούνε αυτά τα υπόλοιπα.

Κάθε κελί της τελικής γραμμής των πινάκων σειριακού υπολογισμού έχει M εξόδους (όπου M το εύρος μπιτ των πινάκων A και B), μία για κάθε γινόμενο του πίνακα B_z με κάθε πίνακα A_v , αλλά δεν χρειάζεται όλα τα γινόμενα αυτά να συμπληρωθούν ως προς το 2 και να υποστούν επέκταση προσήμου. Τα κελιά που είναι υπεύθυνα για αυτή τη διαδικασία εισάγονται μόνο για τα γινόμενα $A_{(M-1)}$ στους πίνακες B_z , όπου $z < M - 1$ και για τα γινόμενα $A_{0-(M-2)}$ στον πίνακα $B_{(M-1)}$. Τα γινόμενα που δεν πρόκειται να υποστούν συμπλήρωση ως προς το 2 και επέκταση προσήμου απλά περνάνε από ένα επίπεδο καταχωρητών, προκειμένου να υποστούν την ίδια καθυστέρηση με τα υπόλοιπα και να είναι συγχρονισμένα. Έτσι, σε κάθε στήλη ενός πίνακα B_z αντιστοιχεί ένα σύμπλεγμα που είτε θα αποτελείται από $M - 1$ καταχωρητές και ένα κελί συμπληρώματος για $z < M - 1$, ή από $M - 1$ κελιά συμπληρώματος και έναν καταχωρητή για $z = M - 1$. Τα σήματα ελέγχου των κελιών είναι κοινά για όλα τα κελιά που αντιστοιχούν στον ίδιο πίνακα B_z .

Συμπλήρωση προς το δύο και επέκταση προσήμου A_2B_0



Σχήμα 18: Απεικόνιση διαδικασίας συμπλήρωσης ως προς το 2 και επέκτασης προσήμου του στοιχείου $A_2 \cdot B_0[0][0]$. Με κόκκινο συμβολίζουμε τα μπιτ του γινομένου και με υπογραμμισμένο γαλάζιο τα μπιτ που προέκυψαν από επέκταση προσήμου.


Ο αλγόριθμος που ελέγχει τα σήματα του κελιού είναι ο εξής: Το σήμα αντιστροφής μπιτ συμβαδίζει με την είσοδο του γινομένου. Στο παράδειγμά μας, όπως αυτό απεικονίζεται στο σχήμα 18, το σήμα αντιστροφής είναι ενεργό μόνο για τους τρεις κύκλους που εισάγεται το γινόμενο στο κελί. Από εκεί και πέρα απενεργοποιείται μέχρι να εισαχθεί το επόμενο γινόμενο. Το σήμα συμπλήρωσης είναι ο αριθμός 1 που πρέπει να προσθέσουμε για να ολοκληρώσουμε το συμπλήρωμα ως προς το 2, επομένως το σήμα παίρνει την τιμή 1 στον ίδιο κύκλο που εισάγεται το πρώτο μπιτ του γινομένου και αθροίζεται με το πλέον ανεστραμμένο γινόμενο. Το σήμα συγκράτησης προσήμου ενεργοποιείται στους κύκλους που θέλουμε να προκαλέσουμε επέκταση προσήμου. Στο παράδειγμά μας, το γινόμενο που συμπληρώνεται ως προς 2 αποτελείται από τρία μπιτ και θέλουμε να

επεκτείνουμε το πρόσημό του κατά ένα μπιτ. Επομένως, στον $\log_2(N) + 2$ κύκλο (δηλαδή τον τέταρτο κύκλο) από την στιγμή που άρχισε να εισάγεται το γινόμενο απενεργοποιούμε τη λειτουργία αποθήκευσης του καταχωρητή για ένα κύκλο, επεκτείνοντας έτσι το πρόσημο κατά ένα μπιτ.

2.2.3 Γραμμή συμπλεγμάτων δέντρων για τον υπολογισμό αθροισμάτων των γινομένων από κοινούς πίνακες A_γ

Μέχρι τώρα, έχουμε υπολογίσει τα γινόμενα μεταξύ των μονο-μπιτων πινάκων A_γ και B_z , έχουμε συμπληρώσει ως προς το 2 και έχουμε επεκτείνει το πρόσημο των γινομένων ενός πίνακα προσήμου και τέλος έχουμε προκαλέσει ολίσθηση ανάμεσα στα γινόμενα που υπολογίζονται από διαφορετικούς πίνακες B_z .

Τα δεδομένα μέχρι αυτό το στάδιο είχαν την εξής μορφή, από κάθε μονο-μπιτο πίνακα B_z έχουμε τόσες στήλες όσες έχει ο αυθεντικός πίνακας B (τρεις στο συγκεκριμένο παράδειγμα) και κάθε στήλη έχει με την σειρά της τόσες εξόδους, όσα και τα μπιτ που αποτελούν τον πίνακα A (τρεις στο παράδειγμά μας) και από κάθε μία από αυτές εξάγονται τα μπιτ των στοιχείων του γινομένου μεταξύ του αντίστοιχου πίνακα A_γ και του πίνακα B_z της αντίστοιχης στήλης, όπως φαίνεται και προηγουμένως στα σχήματα 13 και 15. Τώρα θέλουμε να φέρουμε μαζί τα αποτελέσματα από διαφορετικούς πίνακες B_z αλλά κοινούς πίνακες A_γ και να τα αθροίσουμε. Επομένως όλα τα αντίστοιχα γινόμενα των διαφορετικών πινάκων B_z θα έρθουν μαζί (για παράδειγμα τα στοιχεία των γινομένων A_0*B_0 , A_0*B_1 , A_0*B_2 της πρώτης στήλης θα αθροιστούν). Έτσι, χρειαζόμαστε ένα σύμπλεγμα δέντρων για κάθε στήλη του πίνακα B . Κάθε σύμπλεγμα χρειάζεται ένα δέντρο για κάθε ξεχωριστό πίνακα A_γ , το οποίο θα αθροίζει όλα τα γινόμενα αυτού του A_γ με όλους τους διαφορετικούς πίνακες B_z . Τα δέντρα αποτελούνται από πανομοιότυπα κελιά, αλλά δεν είναι όλα τα δέντρα ίδια. Όπως θα δούμε παρακάτω, το τελευταίο δέντρο το οποίο είναι υπεύθυνο για τα γινόμενα του υπο-πίνακα $A_{(M-1)}$ ο οποίος περιέχει τα μπιτ προσήμου του A (αν ο A είναι προσημασμένος, διαφορετικά περιέχει το πιο σημαντικό μπιτ) έχει κελιά τα οποία μπορούν να διαγράψουν υπόλοιπα άθροισης. Τα άλλα δέντρα δεν χρειάζονται τέτοιο χαρακτηριστικό επειδή έχουν δυνατότητα επέκτασης προσήμου η οποία αγνοεί τα προβληματικά υπόλοιπα με αντίστοιχο τρόπο όπως στα προαναφερόμενα κελιά επέκτασης προσήμου. Στο παράδειγμά μας όπου οι πίνακες A και B αποτελούνται από τρία μπιτ, κάθε σύμπλεγμα αποτελείται από τρία δέντρα, όπως φαίνεται στα σχήματα 20.




Σχήμα 19.α: Απεικόνιση της διάταξης και δομής των συμπλεγμάτων δέντρων άθροισης μονο-μπιτων γινομένων $A_\gamma * B_{0-(M-1)}$.

Κάθε δέντρο σε ένα σύμπλεγμα είναι υπεύθυνο για το άθροισμα των στοιχείων των γινομένων $A_\gamma * B_{0-(M-1)}$ όπως φαίνεται στο σχήμα 19.α. Επομένως αφού έχουμε τρεις πίνακες A_γ χρειαζόμαστε τρία δέντρα, ένα για κάθε μονο-μπιτο πίνακα του A . Κάθε σύμπλεγμα δέντρων, είναι με τη σειρά του υπεύθυνο για μία γραμμή του

πίνακα B. Τα δέντρα αποτελούνται από επίπεδα κελιών, όπως φαίνεται στο σχήμα 19.β. Το πρώτο επίπεδο αποτελείται από $M/2$ κελιά (όπου M το εύρος μπιτ των πινάκων A και B) και το τελευταίο από ένα κελί. Σε περίπτωση που ο αριθμός μπιτ είναι περιττός, κάποια κελιά θα αντικατασταθούν από καταχωρητές ώστε τα σήματα να παραμείνουν συγχρονισμένα, όπως ακριβώς και στα σχήματα 20 όπου $M = 3$, επομένως το πρώτο επίπεδο, αποτελείται από ένα κελί και ένα καταχωρητή, ενώ το δεύτερο και τελευταίο επίπεδο αποτελείται από ένα κελί.


Τα κελιά των δέντρων τα οποία αθροίζουν τα γινόμενα $A_\gamma * B_{0-(M-1)}$ για $\gamma < M - 1$, είναι στην ουσία μονο-μπιτοι σειριακοί αθροιστές και αποτελούνται από έναν πλήρη αθροιστή με ανατροφοδότηση υπολοίπου, και δύο καταχωρητές, όπως απεικονίζεται στο σχήμα 19.β. Ο αθροιστής έχει τρεις εισόδους, τους δύο αριθμούς που θέλουμε να αθροίσουμε κάθε φορά και η τρίτη είσοδος είναι το υπόλοιπο που παρήγαγε ο αθροιστής στον προηγούμενο κύκλο. Το υπόλοιπο περνάει από έναν καταχωρητή πριν καταλήξει ως τρίτη είσοδος του αθροιστή. Η έξοδος του αθροίσματος, περνάει και αυτή από έναν καταχωρητή. Συγκεκριμένα για το τελευταίο κελί των δέντρων αυτών, ο καταχωρητής εξόδου έχει σήμα ενεργοποίησης κατά την αποθήκευση ώστε να μπορούμε να επεκτείνουμε το πρόσημο των αθροισμάτων, κάτι που δεν χρειάζεται για τα αθροίσματα των γινομένων $A_{(M-1)} * B_{0-(M-1)}$ και επομένως το δέντρο το οποίο διαχειρίζεται αυτά τα αθροίσματα έχει έναν απλό καταχωρητή στο τέλος. Εδώ πρέπει να σημειωθεί ότι επειδή τα αθροίσματα που προέρχονται από διαφορετικούς πίνακες A_γ πρόκειται να υποστούν διαφορετική επέκταση προσήμου, τα σήματα επέκτασης είναι ξεχωριστά για κάθε καταχωρητή, αλλά κοινά ανάμεσα στα διαφορετικά συμπλέγματα δέντρων (μιας και κάθε σύμπλεγμα είναι υπεύθυνο για μία στήλη και οι υπολογισμοί όλων των στηλών γίνονται ταυτόχρονα), όπως φαίνεται στα σχήματα 19.α και 20.



Σχήμα 19.β: Απεικόνιση της δομής και διάταξης των δέντρων άθροισης μονο-μπιτων γινομένων $A_\gamma * B_{0-(M-1)}$.


Τα κελιά του τελευταίου δέντρου κάθε συμπλέγματος, το οποίο αθροίζει τα γινόμενα $A_{(M-1)} * B_{0-(M-1)}$ διαφέρουν σε δύο σημεία από τα προαναφερόμενα κελιά. Αρχικά, επειδή τα αθροίσματα αυτά δεν πρόκειται να υποστούν επέκταση προσήμου, ο καταχωρητής εξόδου του δέντρου δεν έχει σήμα ενεργοποίησης. Έπειτα, μία πύλη ΚΑΙ προηγείται πριν τον καταχωρητή υπολοίπου σε κάθε κελί όπως φαίνεται στο σχήμα 19.β. Το υπόλοιπο περνάει από την πύλη ΚΑΙ μαζί με ένα σήμα με το οποίο ελέγχουμε τότε θα κρατήσουμε το υπόλοιπο και τότε θα το αγνοήσουμε. Τα υπόλοιπα που θέλουμε να αγνοήσουμε είναι υπόλοιπα τα οποία θα προκαλούσαν υπερχειλίση πέρα από το προϋπολογισμένο μέγεθος των αθροισμάτων $(M + \log_2(N) + 1)$, το οποίο αν υπερβούμε, θα δημιουργηθούν σφάλματα στον υπολογισμό, καθώς τα παραπάνω μπιτ θα μπλεχτούν με τις πράξεις του επόμενου αθροίσματος το οποίο ακολουθεί ακριβώς από πίσω μιας και ο υπολογισμός γίνεται σειριακά. Σε κάθε περίπτωση, επειδή τα αθροίσματα αυτά θεωρούμε ότι είναι προσημασμένα όταν ασχολούμαστε με προσημασμένους πίνακες Α και Β, το τελευταίο τους μπιτ είναι μπιτ προσήμου και η αποκοπή των υπολοίπων τα οποία θα προκαλούσαν υπερχειλίση πέρα από αυτό, δεν δημιουργεί κάποιο σφάλμα στον υπολογισμό. Παρ' όλα αυτά, ενώ αυτά τα σφαλματικά υπόλοιπα εμφανίζονται σε όλα τα αθροίσματα, επειδή σε κάθε σύμπλεγμα δέντρων ο τελευταίος καταχωρητής κάθε δέντρου εκτός του τελευταίου (το οποίο υπολογίζει τα αθροίσματα που προέρχονται από γινόμενα του $A_{(M-1)}$ που δεν απαιτούν επέκταση προσήμου) έχει στον καταχωρητή εξόδου σήμα ενεργοποίησης κατά την αποθήκευση για επέκταση προσήμου, δεν χρειάζεται να αποκόψουμε τα προβληματικά υπόλοιπα, επειδή θα τα αγνοήσουμε εντελώς κατά την επέκταση προσήμου των αθροισμάτων αφού οι καταχωρητές δεν θα δέχονται μπιτ κατά αυτή τη διάρκεια.

Ροή δεδομένων για το άθροισμα γινομένων $A_{0-2}B_{0-2}$




Σχήμα 20.α: Παράδειγμα ροής δεδομένων άθροισης των γινομένων μεταξύ μονο-μπιτων πινάκων. Με κόκκινο συμβολίζουμε τα μπιτ που αποτελούν το γινόμενο, με υπογραμμισμένο γαλάζιο τα μπιτ που προέρχονται από επέκταση προσήμου και με πλάγιο πράσινο τα μπιτ που προέρχονται από ολίσθηση. Με μοβ χρώμα συμβολίζουμε τα μπιτ των αποτελεσμάτων.

Βήματα αθροίσματος γινομένων A_0B_{0-2}



Σχήμα 20.β: Απεικόνιση υπολογισμού αθροίσματος γινομένων $A_0 \cdot B_{0-2}$ σύμφωνα με το σχήμα 19.

Βήματα αθροίσματος γινομένων A_2B_{0-2}




Σχήμα 20.γ: Απεικόνιση υπολογισμού αθροίσματος γινομένων $A_2 \cdot B_{0-2}$ το οποίο απαιτεί αποκοπή υπολοίπων, σύμφωνα με το σχήμα 20.α.

Για το τελευταίο δέντρο, προκειμένου να μην έχουμε υπερχειλίση από τυχόν υπόλοιπα που υπολογίστηκαν στους τελευταίους κύκλους του υπολογισμού, πρέπει να φροντίσουμε να μην υπάρξει μπιτ προς φόρτωση του τελικού καταχωρητή στον κύκλο υπολογισμού $M + \log_2(N) + 1 + E$ (δηλαδή τον έκτο κύκλο στο παράδειγμά μας), όπου E το επίπεδο του δέντρου ξεκινώντας από το 0 για το επίπεδο που αθροίζει απευθείας τα γινόμενα, το οποίο αν φορτωθεί στην έξοδο στον επόμενο κύκλο, θα παρατείνει το μέγεθος από 6 ($M + \log_2(N) + 1$) σε 7 μπιτ. Επειδή τα υπόλοιπα αποθηκεύονται πρώτα στους δικούς τους καταχωρητές και επειδή κάθε επίπεδο του δέντρου έχει έναν κύκλο καθυστέρησης από το επόμενο επίπεδο, πρέπει να κόψουμε

τυχόν υπόλοιπα που προκύψουν στο τελευταίο επίπεδο στον έβδομο κύκλο ($M + \log_2(N) + 1 + 1$) και να κόψουμε τυχόν υπόλοιπα που προκύψουν στο πρώτο επίπεδο στον έκτο κύκλο, όπως φαίνεται στο σχήμα 20.γ.

Επέκταση προσήμου αθροισμάτων γινομένων $A_{0-1}B_{0-2}$




Σχήμα 21: Παράδειγμα ροής δεδομένων για την επέκταση προσήμου των αθροισμάτων της πρώτης στήλης. Με κόκκινο απεικονίζονται τα αρχικά μπιτ των αθροισμάτων και με υπογραμμισμένο γαλάζιο τα μπιτ που προέρχονται από επέκταση προσήμου.

Για τα υπόλοιπα δέντρα, τα αθροίσματα των γινομένων $A_\gamma * B_{0-(M-1)}$ όπου $\gamma \neq M - 1$ χρειάζονται επέκταση προσήμου κατά $M - 1 - \gamma$ (όπου 'Μ' το εύρος μπιτ των πινάκων Α και Β). Στο παράδειγμά μας όπου οι πίνακες Α και Β αποτελούνται από τρία μπιτ, μόνο τα αθροίσματα που προέκυψαν από τα γινόμενα των πινάκων A_0 και A_1 απαιτούν επέκταση προσήμου. Συγκεκριμένα, τα αθροίσματα των γινομένων που προέρχονται από τον A_0 χρειάζονται επέκταση κατά $3 - 1 - 0 = 2$ μπιτ και τα αθροίσματα που προέρχονται από γινόμενα του πίνακα A_1 χρειάζονται επέκταση κατά $3 - 1 - 1 = 1$ μπιτ. Επειδή κάθε άθροισμα γινομένων απαιτεί διαφορετικό μήκος επέκτασης προσήμου, ο τελικός καταχωρητής του κάθε δέντρου μέσα στο σύμπλεγμα (εκτός του τελευταίου δέντρου φυσικά) έχει το δικό του ξεχωριστό σήμα ενεργοποίησης. Επειδή όμως η διαδικασία γίνεται παράλληλα και συγχρονισμένα σε όλα τα συμπλέγματα, τα σήματα αυτά είναι κοινά για τα αντίστοιχα δέντρα. Στην ουσία μοιράζονται όλα το ίδιο σήμα επιλογής επέκτασης προσήμου παρ' όλο που ανήκουν σε συμπλέγματα διαφορετικής στήλης. Ο αλγόριθμος επέκτασης προσήμου είναι ίδιος με αυτόν που χρησιμοποιήσαμε και κατά το συμπλήρωμα ως προς το 2 προηγουμένως. Στην ουσία επιτρέπουμε συνεχώς στους καταχωρητές να αποθηκεύουν νέα μπιτ, αλλά όταν φτάσουμε στο μπιτ προσήμου του αθροίσματος (στο παράδειγμά μας αυτό είναι το έκτο μπιτ από κάθε οχτάδα μπιτ υπολογισμού) απενεργοποιούμε την αποθήκευση νέων μπιτ, αναγκάζοντας τον καταχωρητή να συνεχίζει να εξάγει το μπιτ προσήμου, για όσους κύκλους χρειάζεται. Στο σχήμα 21, απεικονίζεται ένα παράδειγμα επέκτασης προσήμων των αθροισμάτων που υπολογίσαμε στο παράδειγμα των σχημάτων 20. Αυτά τα αθροίσματα υπολογίστηκαν όλα από στοιχεία της πρώτης στήλης του πίνακα Β και επομένως από αυτά θα υπολογίσουμε στοιχεία της πρώτης στήλης του γινομένου $A*B$. Τα ίδια ακριβώς σήματα επέκτασης θα μεταβιβαστούν και για τις υπόλοιπες στήλες, όπως φαίνεται στο σχήμα 19.α.

2.2.4 Γραμμή δέντρων για τον υπολογισμό των τελικών αθροισμάτων

Για τον υπολογισμό των τελικών αποτελεσμάτων, πρέπει να αθροίσουμε τα προαναφερόμενα αθροίσματα των γινομένων $A_\gamma * B_{0-(M-1)}$ τα οποία έχουν ήδη υποστεί επέκταση προσήμου. Σε αντίθεση με πριν όμως, που τα γινόμενα είχαν υποστεί ολίσθηση πριν την πρώτη άθροισή τους, σε αυτό το στάδιο τα αθροίσματα των γινομένων είναι συγχρονισμένα και χρειάζονται περαιτέρω ολίσθηση.

Όπως και πριν, χρησιμοποιούμε δέντρα για την άθροιση των επιμέρους αθροισμάτων $A_{0-(M-1)} * B_{0-(M-1)}$. Συγκεκριμένα, χρειαζόμαστε ένα δέντρο για κάθε στήλη του πίνακα B, το οποίο θα λαμβάνει ως εισόδους τα M διαφορετικά αθροίσματα $A_v * B_{0-(M-1)}$. Τα κελιά αυτά είναι παρόμοια με τα προηγούμενα, συγκεκριμένα, αποτελούνται από έναν πλήρη αθροιστή, μία πύλη KAI η οποία καταλήγει σε έναν καταχωρητή για την ελεγχόμενη αποθήκευση ή διαγραφή του υπολοίπου σε κάθε κύκλο, έναν καταχωρητή για την αποθήκευση του αθροίσματος και επιπλέον καταχωρητές στην δεύτερη είσοδο μπιτ προς πρόσθεση, ο αριθμός των οποίων αλλάζει ανάλογα με το επίπεδο του δέντρου στο οποίο βρίσκεται το κελί. Ενώ η δομή των δέντρων είναι πρακτικά ολόδια με αυτή που απεικονίζεται στο σχήμα 19.β για τα δέντρα με δυνατότητα αποκοπής υπολοίπου υπάρχουν δύο κύριες διαφορές με προηγούμενα κελιά. Αυτές είναι οι νέοι καταχωρητές στην είσοδο του αθροιστή και το γεγονός ότι κάθε κελί έχει το δικό του ξεχωριστό σήμα αποκοπής υπολοίπου, όπως φαίνεται στο σχήμα 23. Επίσης σε αντίθεση με πριν, εδώ δεν πρόκειται να επεκτείνουμε το πρόσημο κανενός από τα αθροίσματα μιας και είναι τα τελικά αποτελέσματα, και επομένως δεν υπάρχουν καταχωρητές με σήμα ενεργοποίησης κατά την αποθήκευση. Αυτό ταυτόχρονα σημαίνει ότι δεν μπορούμε να αγνοήσουμε τα σφαλματικά υπόλοιπα υπερχειλίσσης τα οποία προκύπτουν από την επέκταση προσήμου των προηγούμενων επιμέρους αθροισμάτων.




Σχήμα 22: Απεικόνιση της γενικής δομής γραμμής δέντρων τελικού υπολογισμού. Η μορφολογία των δέντρων αντιστοιχεί με αυτή του σχήματος 19.β αλλά το κάθε κελί ενός δέντρου έχει ξεχωριστό σήμα αποκοπής υπολοίπου και παραπάνω καταχωρητές όσο κοντά στην έξοδο βρίσκεται.

Τα σήματα αποκοπής υπολοίπου παρ' όλο που διαφέρουν από κελί σε κελί εντός ενός συγκεκριμένου δέντρου, είναι κοινά για όλα τα αντίστοιχα κελιά σε όλα τα δέντρα. Έπειτα, κάθε κελί έχει μία σειρά καταχωρητών στην δεύτερη είσοδό του, τα οποία καθυστερούν τεχνητά τα αθροίσματα γινομένων προκαλώντας τεχνητή ολίσθηση μεταξύ τους. Ο αριθμός των καταχωρητών που περιέχει η σειρά καθορίζονται από το επίπεδο του κελιού. Συγκεκριμένα, είναι 2^E , όπου E είναι το επίπεδο του κελιού, ξεκινώντας από το 0. Δηλαδή, τα κελιά του πρώτου επιπέδου θα έχουν ένα καταχωρητή, τα κελιά του δεύτερου, δύο καταχωρητές σε σειρά, τα κελιά του τρίτου, τέσσερις καταχωρητές σε σειρά κ.ο.κ, όπως φαίνεται στο σχήμα 23. Επίσης, όπως και στα προηγούμενα δέντρα, σε περίπτωση που το εύρος μπιτ δεν είναι δύναμη του δύο, θα καταλήξουμε σε ορισμένα επίπεδα να μην χρειαζόμαστε μόνο κελιά, αλλά και απλούς καταχωρητές για να συγχρονίσουμε τα δεδομένα. Στο παράδειγμά μας, όπου το εύρος μπιτ είναι τρία, το πρώτο επίπεδο αποτελείται από ένα κελί και έναν καταχωρητή και το δεύτερο και τελευταίο επίπεδο αποτελείται από ένα κελί.

Οι έξοδοι αυτών των δέντρων μας δίνουν τα στοιχεία του τελικού αποτελέσματος, δηλαδή του γινομένου μεταξύ των πινάκων A και B.

Δέντρο τελικού υπολογισμού $A*B$ για εύρος 8 μπιτ



Σχήμα 23: Απεικόνιση εναλλακτικού δέντρου υπολογισμού του γινομένου μεταξύ πινάκων με μέγεθος οχτώ μπιτ.


Στο παράδειγμα των σχημάτων 24, αθροίζουμε τα αποτελέσματα του παραδείγματος στο σχήμα 21, προκειμένου να υπολογίσουμε το στοιχείο πρώτης γραμμής και πρώτης στήλης του τελικού αποτελέσματος του γινομένου $A*B$. Η αρχή ελέγχου των σημάτων είναι παρόμοια με τα δέντρα που υπολογίζουν τα αθροίσματα γινομένων. Δεν θέλουμε να φορτώσουμε υπόλοιπα που σε μεταγενέστερους κύκλους θα προκαλέσουν υπερχείλιση του αποτελέσματος, το οποίο στο συγκεκριμένο παράδειγμα πρέπει να έχει μέγεθος $2*M + \log_2(N)$ δηλαδή οχτώ μπιτ. Η ουσιαστική διαφορά σε αντίθεση με τα δέντρα άθροισης γινομένων όμως, είναι ότι ανάμεσα σε κάθε κελί και στην έξοδο ενός δέντρου μεσολαβεί διαφορετικός αριθμός από καταχωρητές λόγω της τοπικής ολίσθησης που θέλουμε να προκαλέσουμε, επομένως ο αριθμός κύκλων που χρειάζεται το υπόλοιπο κάθε κελιού για να εμφανιστεί στην έξοδο είναι διαφορετικός. Αυτός είναι ο λόγος που κάθε κελί έχει το δικό του σήμα συγκράτησης υπολοίπου. Για παράδειγμα, ας εστιάσουμε στα δύο προτελευταία κελιά του δέντρου στο σχήμα 23. Η έξοδος του κελιού στα αριστερά δεν χρειάζεται να περάσει από τέσσερις καταχωρητές για να μεταβεί στο τελικό κελί, σε αντίθεση με το κελί στα αριστερά. Επομένως, ενώ το κελί στα αριστερά πρέπει να διακόψει την φόρτωση του υπολοίπου έναν κύκλο πριν εμφανιστεί το τελικό μπιτ του αποτελέσματος στην έξοδο (αντίστοιχα με το παράδειγμα στο σχήμα 20.γ), το κελί στα δεξιά πρέπει να συγκρατήσει το υπόλοιπό του τέσσερις κύκλους νωρίτερα, δηλαδή πέντε κύκλους πριν εμφανιστεί το τελικό μπιτ του αποτελέσματος στην έξοδο.

Το σχήμα 24.α, παρουσιάζοντας την ροή των δεδομένων για τον υπολογισμό του τελικού αποτελέσματος φανερώνει ακριβώς γιατί θέλουμε να αποκόψουμε τα υπόλοιπα που εμφανίζονται από το άθροισμα $A_{(M-1)} * B_{0-(M-1)}$ πέρα από το προϋπολογισμένο μέγεθος των $M + \log_2(N) + 1$. Λόγω της ολίσθησης, το άθροισμα θα καταλήξει να έχει ουσιαστικά μέγεθος $2 * M + \log_2(N)$, δηλαδή το μέγεθος του τελικού αποτελέσματος. Εάν δεν αποκόπταμε τα υπόλοιπα θα είχαμε υπερχείλιση και στο τελικό αποτέλεσμα.

Ο αλγόριθμος που εξηγεί σε ποιο κύκλο κάθε κελί διαγράφει το υπόλοιπο είναι $M + \log_2(N) + 2 + \Sigma * 2^{E+1} + E$, όπου Σ είναι η σειρά του κελιού, ξεκινώντας από το 0 για το κελί που προσθέτει το άθροισμα γινομένων μεγαλύτερης δύναμης του A (A_{M-1}) και E το επίπεδο του κελιού, θεωρώντας ότι τα επίπεδα ξεκινάν από το 0. Σε περίπτωση που ο αριθμός μπιτ είναι περιττός, το κελί που αντιστοιχεί στην τιμή $\Sigma = 0$ είναι αυτό που προσθέτει το άθροισμα της δεύτερης μεγαλύτερης δύναμης του A (A_{M-2}). Ο τύπος αλλάζει σε αυτή την περίπτωση σε $M + \log_2(N) + 3 + \Sigma * 2^{E+1} + E$.

Εδώ πρέπει να υπενθυμίσουμε για τελευταία φορά, ότι σε περίπτωση που ασχολούμαστε με μη προσημασμένους, ή ολοκληρωτικά θετικούς πίνακες A και B, δεν χρειάζεται σε κανένα σημείο του υπολογισμού να διαγράψουμε κανένα υπόλοιπο, να επεκτείνουμε πρόσημα και να συμπληρώσουμε ως προς το 2 κανέναν αριθμό.

Ροή δεδομένων τελικού υπολογισμού



Σχήμα 24.α: Παράδειγμα ροής δεδομένων για τον τελικό υπολογισμό του στοιχείου $A * B[0][0]$.

Τελικός υπολογισμός AB



Σχήμα 24.β: Παράδειγμα άθροισης των επιμέρους αθροισμάτων για τον τελικό υπολογισμό του στοιχείου $A*B[0][0]$ σύμφωνα με την ροή δεδομένων του σχήματος 24.α.

3. Πειραματικά αποτελέσματα

Προκειμένου να εξάγουμε συμπεράσματα για τις απαιτήσεις του σειριακού συστολικού συστήματος όσον αφορά την επιφάνεια και την ισχύ, συλλέξαμε δεδομένα από πολλαπλές συνθέσεις του συστήματος, με μεταβλητές τις συχνότητες, το εύρος μπιτ και τις διαστάσεις των πινάκων αποθήκευσης. Όλες οι συνθέσεις έγιναν χρησιμοποιώντας την ροή σχεδιάσης της Cadence με βιβλιοθήκες 40 νανόμετρων και τάση VDD 0.81 volt.

Παράλληλα με τις συνθέσεις του δικού μας σειριακού συστολικού συστήματος, έγιναν οι αντίστοιχες συνθέσεις, με τις ίδιες παραμέτρους δηλαδή, για ένα βασικό συστολικό σύστημα υπολογισμού γινομένου δύο πινάκων με τοπική αποθήκευση του δεύτερου πίνακα (όπως και στη δικιά μας περίπτωση). Σε λειτουργικό επίπεδο, οι δύο βασικές διαφορές είναι ότι το βασικό συστολικό δεν έχει σήματα ελέγχου όπως το δικό μας σύστημα και ότι δεν εκτελεί τον υπολογισμό του γινομένου σειριακά.


Οι παράμετροι που επηρεάζουν τις συνθέσεις μας είναι οι συχνότητες για τις οποίες συνθέτουμε, το εύρος μπιτ και οι διαστάσεις των πινάκων αποθήκευσης. Οι συχνότητες που χρησιμοποιήθηκαν και στα δύο συστήματα ήταν 250 MHz, 500 MHz και 1 GHz, όπου στα 1 GHz το βασικό συστολικό φτάνει στα όριά του μιας και δεν μπορεί να πετύχει μεγαλύτερες συχνότητες για όλο το εύρος των υπόλοιπων παραμέτρων (εύρος μπιτ και διαστάσεις) στις οποίες συνθέτουμε. Από την άλλη, το σειριακό συστολικό μπορεί να πετύχει μέχρι και τον στόχο των 3 GHz για τις δοκιμασμένες παραμέτρους και έτσι πραγματοποιήθηκαν συνθέσεις και για αυτή την συχνότητα στο συγκεκριμένο σύστημα. Όσον αφορά το εύρος μπιτ, έγιναν συνθέσεις για 4, 8, 16 και 32 μπιτ και στα δύο συστήματα. Τέλος, χρησιμοποιήθηκαν οι τετραγωνικές διαστάσεις $2*2$, $4*4$, $8*8$, $16*16$, $32*32$ και $64*64$.

3.1 Κύκλοι υπολογισμού


Ανάμεσα στα δύο συστολικά βρίσκεται ακόμα μία διαφορά η οποία βασίζεται στην αρχή λειτουργίας τους. Ενώ το βασικό συστολικό πραγματοποιεί τις επιμέρους πράξεις του σε έναν κύκλο, δηλαδή τους πολλαπλασιασμούς ανάμεσα στα στοιχεία των δύο πινάκων και έπειτα τα αθροίσματα των γινομένων αυτών μεταξύ τους, το σειριακό συστολικό με βάση την αρχή λειτουργίας του απαιτεί παραπάνω από έναν κύκλο για να πραγματοποιήσει τις αντίστοιχες πράξεις. Εν τέλη, ενώ και τα δύο συστήματα εξάγουν τα στοιχεία του πίνακα γινομένου μεταξύ των δύο πινάκων, το βασικό συστολικό το οποίο εξάγει ταυτόχρονα όλα τα μπιτ κάθε στοιχείου, απαιτεί έναν κύκλο ανά γραμμή του πίνακα εισόδου για να εξάγει ολοκληρωμένα αποτελέσματα, άρα K κύκλους συνολικά (μιας και όλες οι στήλες του γινομένου υπολογίζονται παράλληλα), όπου K ο αριθμός γραμμών του πίνακα εισόδου. Από την άλλη, το σειριακό συστολικό, το οποίο εξάγει τα μπιτ των γινομένων ένα τη φορά, απαιτεί τόσους κύκλους ανά γραμμή, όσα μπιτ χρειάζονται τα στοιχεία του γινομένου, δηλαδή $2*M + \log_2(N)$ όπου M το εύρος μπιτ των πολλαπλασιαζόμενων πινάκων και N το πλήθος γραμμών των συστολικών πινάκων. Επομένως το σειριακό σύστημα απαιτεί $K*(2*M + \log_2(N))$ κύκλους για να υπολογίσει το συνολικό αποτέλεσμα. Επίσης διαφέρει ο χρόνος που απαιτούν τα δύο συστολικά για να αρχίσουν να παρουσιάζουν αποτελέσματα στην έξοδό τους. Το βασικό συστολικό απαιτεί N κύκλους μέχρι να εμφανιστούν δεδομένα στην έξοδό του ώστε να αθροιστούν όλα τα γινόμενα μεταξύ των γραμμών του συστολικού πίνακα, και αντίστοιχα άλλους N κύκλους για να σταματήσει να έχει στο τέλος δεδομένα προς υπολογισμό μέσα του. Στο σειριακό σύστημα τα δεδομένα πρέπει να περάσουν μέσα από τους συστολικούς πίνακες με αριθμό γραμμών N και έπειτα από τα κελιά αντιστροφής και επέκτασης προσήμου που εισάγουν έναν κύκλο καθυστέρησης. Ακολουθούν τα δέντρα αθροίσματος γινομένων που εισάγουν τόση καθυστέρηση όσος ο αριθμός επιπέδων τους, δηλαδή $\log_2(M)$ και τέλος ακολουθούν τα τελικά δέντρα που εισάγουν την ίδια καθυστέρηση. Επομένως αρχικός χρόνος καθυστέρησης του σειριακού συστήματος είναι $N + 1 + 2*\log_2(M)$ κύκλοι σε αντίθεση με τους N κύκλους που απαιτεί το βασικό συστολικό. Και στις δύο περιπτώσεις, χρειαζόμαστε επιπλέον N κύκλους ακόμα, για να αποθηκεύσουμε τον πίνακα βαρών εντός των συστολικών.

Τα σχήματα 25 έως 30 απεικονίζουν τον συνολικό απαιτούμενο χρόνο που χρειάζεται για να ολοκληρωθεί ο πολλαπλασιασμός πινάκων μεταξύ των εισόδων και των βαρών των παραδειγματικών συνελκτικών νευρωνικών δικτύων ResNet [37], MobileNet v2 [38] και ConvNeXt [39] τα οποία ποικίλουν σε πλήθος επιπέδων και διαστάσεις πινάκων δεδομένων και βαρών για κάθε επίπεδο, ενώ το μέγεθος των συστολικών είναι στάσιμο. Απεικονίζουμε τον συνολικό χρόνο καθώς και τον χρόνο για ορισμένα επίπεδα των δικτύων, δειγματοληπτικά διαλεγμένα. Στην συγκεκριμένη περίπτωση, απεικονίζονται οι κύκλοι για συστολικά με διαστάσεις $32*32$ και


128*128 στα οποία οι πολλαπλασιασμοί πραγματοποιούνται με διάσπαση πινάκων. Σε αντίθεση με το βασικό συστολικό, οι κύκλοι υπολογισμού στο σειριακό συστολικό εξαρτώνται από το εύρος των μπιτ και επομένως συμπεριλάβαμε σειριακά συστολικά με 4 και 16 μπιτ στους υπολογισμούς. Επειδή ο χρόνος υπολογισμού στο σειριακό σύστημα εξαρτάται από το μέγεθος του τελικού αποτελέσματος, σε λειτουργία ίσης συχνότητας με το βασικό απαιτεί συνολικά περισσότερο χρόνο. Χρησιμοποιώντας όμως το σειριακό σύστημα στην συχνότητα των 3 GHz την οποία υποστηρίζει, υπάρχουν περιπτώσεις όπου παρουσιάζει πλεονέκτημα στον χρόνο. Συγκεκριμένα, παρατηρούμε ότι για τα τελευταία συνελικτικά επίπεδα των δικτύων, τα οποία έχουν μεγαλύτερες διαστάσεις βαρών και λιγότερες γραμμές πίνακα εισόδου, το χάσμα ανάμεσα στον χρόνο του σειριακού και του βασικού συστήματος μειώνεται και μάλιστα για συστολικά διαστάσεων 128*128 το σειριακό συστολικό έχει πλεονέκτημα σε αυτά τα επίπεδα, τουλάχιστον για εύρος μπιτ 4. Σύμφωνα με τα δεδομένα των συνθέσεων μάλιστα, αναμένουμε πως το σειριακό σύστημα θα απαιτεί ίση ή ακόμα και λιγότερη επιφάνεια για διαστάσεις 128*128, εύρος μπιτ 4 και 16. Ακόμα, παρατηρούμε ότι ο συνολικός χρόνος που απαιτεί το σειριακό σύστημα για το ΣΝΔ ConNNeXt στο σχήμα 29, όπου έχουμε διαστάσεις 32*32 είναι λιγότερος από το βασικό συστολικό για εύρος μπιτ από 16 και κάτω, όταν λειτουργεί στην μέγιστη συχνότητά του των 3 GHz. Η επιφάνεια των δύο συστημάτων για 4 μπιτ με αυτές τις διαστάσεις είναι συγκρίσιμη, με το σειριακό να καταλαμβάνει 20% παραπάνω επιφάνεια από το βασικό.




Σχήμα 25: Συνολικός χρόνος σε λογαριθμική κλίμακα που απαιτείται προκειμένου να ολοκληρωθούν οι συνελιξεις των 49 επιπέδων του ΣΝΔ ResNet χρησιμοποιώντας συστολικά διαστάσεων 32*32 και εισάγοντας τα δεδομένα σε τμήματα.




Σχήμα 26: Συνολικός χρόνος σε λογαριθμική κλίμακα που απαιτείται προκειμένου να ολοκληρωθούν οι συνελιξεις των 49 επιπέδων του ΣΝΔ ResNet χρησιμοποιώντας συστολικά διαστάσεων 128*128 και εισάγοντας τα δεδομένα σε τμήματα.




Σχήμα 27: Συνολικός χρόνος σε λογαριθμική κλίμακα που απαιτείται προκειμένου να ολοκληρωθούν οι συνελιξείς των 27 επιπέδων του ΣΝΔ MobileNet v2 χρησιμοποιώντας συστολικά διαστάσεων 32*32 και εισάγοντας τα δεδομένα σε τμήματα.



Σχήμα 28: Συνολικός χρόνος σε λογαριθμική κλίμακα που απαιτείται προκειμένου να ολοκληρωθούν οι συνελιξείς των 27 επιπέδων του ΣΝΔ MobileNet v2 χρησιμοποιώντας συστολικά διαστάσεων 128*128 και εισάγοντας τα δεδομένα σε τμήματα.



Σχήμα 29: Συνολικός χρόνος σε λογαριθμική κλίμακα που απαιτείται προκειμένου να ολοκληρωθούν οι συνελιξείς των 55 επιπέδων του ΣΝΔ ConNeXt χρησιμοποιώντας συστολικά διαστάσεων 32*32 και εισάγοντας τα δεδομένα σε τμήματα.



Σχήμα 30: Συνολικός χρόνος σε λογαριθμική κλίμακα που απαιτείται προκειμένου να ολοκληρωθούν οι συνελιξίες των 55 επιπέδων του ΣΝΔ ConNeXt χρησιμοποιώντας συστολικά διαστάσεων 128*128 και εισάγοντας τα δεδομένα σε τμήματα.

3.2 Μετρήσεις συνθέσεων


Με τα δεδομένα τα οποία συγκεντρώθηκαν από όλο το εύρος των συνθέσεων, είναι εφικτό να εξαγάγουμε ορισμένα συμπεράσματα τόσο για τα πλεονεκτήματα όσο και τα μειονεκτήματα του κάθε συστήματος για ορισμένους συνδυασμούς εύρους μπιτ, διαστάσεων και συχνότητας, καθώς και συμπεράσματα για τη συμπεριφορά των συστημάτων στις αλλαγές αυτών των παραμέτρων, τα οποία θα σχολιάσουμε αργότερα.

Ο πίνακας 1 παρέχει μία άμεση σύγκριση ανάμεσα στο βασικό και το σειριακό συστολικό, περιγράφοντας το ποσοστό της επιφάνειας και ισχύος του βασικού συστολικού οι οποίες αντιστοιχούν στο σειριακό συστολικό, για την συχνότητα των 1 GHz, επειδή μόνο σε αυτή την συχνότητα παρατηρήθηκαν περιπτώσεις όπου το σειριακό συστολικό παρουσιάζει κάποιο πλεονέκτημα έναντι του βασικού. Μικρότεροι του ενός λόγοι αντιστοιχούν στις περιπτώσεις όπου το σειριακό σύστημα έχει καλύτερα χαρακτηριστικά. Όσον αφορά την επιφάνεια, το σειριακό συστολικό πετυχαίνει μικρότερη επιφάνεια για τις διαστάσεις 64*64, με εύρος μπιτ 4 και 32, όπου στην πρώτη περίπτωση έχει 18.4% μικρότερη επιφάνεια από το αντίστοιχο βασικό συστολικό και στην δεύτερη περίπτωση έχει 17% μικρότερη επιφάνεια. Έπειτα, όσον αφορά την ισχύ, το σειριακό συστολικό καταναλώνει χαμηλότερη ισχύ από το βασικό για περιπτώσεις 4 και 32 μπιτ όπως προηγουμένως. Συγκεκριμένα, για εύρος μπιτ 4 και διαστάσεις 64*64 το σειριακό συστολικό καταναλώνει 13.1% λιγότερη ισχύ. Από την άλλη, παρατηρούμε κέρδος για εύρος μπιτ 32 πολύ νωρίτερα από ότι στην επιφάνεια, με το σειριακό συστολικό να καταναλώνει 0.8% λιγότερη ισχύ για διαστάσεις 8*8. Έπειτα, για τους συνδυασμούς 32 μπιτ με διαστάσεις 16*16, 32*32 και 64*64, η ισχύς που καταναλώνει το σειριακό συστολικό είναι αντίστοιχα 4.6%, 8.9% και 24.6% λιγότερη από το ισοδύναμο βασικό συστολικό.


Επιφάνεια σειριακού συστολικού / επιφάνεια βασικού συστολικού						
Διαστάσεις →	2	4	8	16	32	64
4	1,952	1,621	1,345	1,155	1,048	0,816
8	2,261	1,823	1,599	1,503	1,479	1,152
16	2,519	2,104	1,775	1,686	1,659	1,293
32	1,577	1,306	1,140	1,083	1,066	0,830
Εύρος μπιτ ^						
Ισχύς σειριακού συστολικού / ισχύς βασικού συστολικού						
Διαστάσεις →	2	4	8	16	32	64
4	1,753	1,493	1,316	1,141	1,050	0,869
8	2,051	1,671	1,506	1,425	1,361	1,126
16	2,235	1,917	1,646	1,582	1,511	1,251
32	1,270	1,083	0,992	0,954	0,911	0,754
Εύρος μπιτ ^						

Πίνακας 1: Αποτυπώνονται οι λόγοι επιφάνειας και ισχύς του σειριακού συστολικού ως προς το βασικό συστολικό για την συχνότητα 1 GHz.

Μπορούμε να δούμε με διαφορετική οπτική γωνία τις περιπτώσεις για τις οποίες το σειριακό συστολικό παρουσιάζει πλεονέκτημα έναντι του βασικού στα σχήματα 31 με 34. Στο σχήμα 31 παρατηρούμε πως για εύρος μπιτ 4, ενώ το βασικό συστολικό επιτυγχάνει καλύτερη επιφάνεια για διαστάσεις 32*32, όταν περάσουμε σε διαστάσεις 64*64 το σειριακό συστολικό καταλαμβάνει λιγότερη επιφάνεια κατά 18.4% και λιγότερη ισχύ κατά 13.1% σύμφωνα με τον πίνακα 1. Αντιθέτως, στο σχήμα 32 παρατηρούμε πως για εύρος μπιτ 8 και 16, ακόμα και με διαστάσεις 64*64 το βασικό συστολικό απαιτεί λιγότερη επιφάνεια και ισχύ από το σειριακό.



Σχήμα 31: Τιμές επιφάνειας και ισχύος του βασικού και του σειριακού συστήματος ανάμεσα στις συχνότητες σύνθεσης, για εύρος μπιτ 4 με διαστάσεις 32*32 και 64*64.




Σχήμα 32: Τιμές επιφάνειας και ισχύος του βασικού και του σειριακού συστήματος ανάμεσα στις συχνότητες σύνθεσης, για εύρος μπιτ 8 και 16 με διαστάσεις 64*64.


Το σχήμα 33 παρουσιάζει μία κατάσταση παρόμοια με αυτή του σχήματος 31 όσον αφορά την επιφάνεια μόνο, όπου αυτή τη φορά για εύρος μπιτ 32, όπου το βασικό σύστημα απαιτεί λιγότερη επιφάνεια για διαστάσεις 32*32 αλλά το σειριακό σύστημα απαιτεί 8.1% λιγότερη ισχύ και για διαστάσεις 64*64 το σειριακό σύστημα χρειάζεται λιγότερη επιφάνεια κατά 17% και λιγότερη ισχύ κατά 24.6%, σύμφωνα με τον πίνακα 1.

Το σχήμα 34 παρουσιάζει το πλεονέκτημα που έχει το βασικό συστολικό όσον αφορά την ισχύ για εύρος μπιτ 32 και διαστάσεις 4*4, ενώ η κατάσταση αλλάζει για διαστάσεις 8*8 και 16*16 όπου το σειριακό σύστημα απαιτεί 0.8% και 4.6% λιγότερη ισχύ αντίστοιχα.

Συγκριτικά, παρατηρούμε ότι το βασικό συστολικό έχει ξεκάθαρο πλεονέκτημα για τις συχνότητες 250 MHz και 500 MHz, τόσο στην επιφάνεια όσο και την ισχύ. Όταν όμως φτάνουμε στην συχνότητα των 1 GHz, εμφανίζονται περιπτώσεις όπου το σειριακό συστολικό αποκτάει το πλεονέκτημα στην επιφάνεια και / ή την ισχύ. Ο λόγος είναι πως ενώ το σειριακό συστολικό δεν εμφανίζει διαφορά στην επιφάνειά του για αλλαγές της συχνότητας τουλάχιστον μέχρι την συχνότητα των 3 GHz, το βασικό συστολικό ανταποκρίνεται σε αύξηση της συχνότητας με αυξημένη δυσκολία στην βελτιστοποίησή του.



Σχήμα 33: Τιμές επιφάνειας και ισχύος του βασικού και του σειριακού συστήματος ανάμεσα στις συχνότητες σύνθεσης, για εύρος μπιτ 32 με διαστάσεις 32*32 και 64*64.



Σχήμα 34: Τιμές ισχύος του βασικού και του σειριακού συστήματος ανάμεσα στις συχνότητες σύνθεσης, για εύρος μπιτ 32 με διαστάσεις 8*8 και 16*16.

3.3 Αντίδραση των συστημάτων σε μεταβολές παραμέτρων

Μέσω των μετρήσεων που λαμβάνουμε από τις συνθέσεις, διαπιστώνουμε πώς ανταποκρίνονται τα δύο συστήματα σε κοινές αλλαγές συχνότητας, εύρους μπιτ και μέγεθος διαστάσεων. Όπως θα δούμε παρακάτω, το σειριακό συστολικό σε κάθε περίπτωση ακολουθεί μία ομοιόμορφη μεταβολή από άποψη επιφάνειας και ισχύος, ενώ το βασικό συστολικό παρουσιάζει μη γραμμική μεταβολή τόσο στην επιφάνεια όσο και στην ισχύ, η οποία διαφέρει ανάλογα με την συχνότητα για την οποία πραγματοποιούμε την σύνθεση. Από τις μετρήσεις που πήραμε, γίνεται προφανές πως η βελτιστοποίηση του βασικού συστολικού γίνεται σημαντικά πιο δύσκολη για την συχνότητα 1 GHz και θα παρατηρήσουμε αργότερα πως η ανταπόκριση του στις αλλαγές εύρους μπιτ και διαστάσεων διαφοροποιείται ανάμεσα στην συχνότητα 1 GHz και στις χαμηλότερες συχνότητες των 500 MHz και 250 MHz.

Προτού αναλύσουμε την συμπεριφορά ολόκληρου του σειριακού συστήματος ως προς τις μεταβολές των διαστάσεων και του εύρους μπιτ, πρέπει να εξηγήσουμε την συμπεριφορά των επιμέρους τμημάτων του συστήματος ξεχωριστά, τα οποία είναι, οι συστολικοί πίνακες (οι οποίοι μάλιστα είναι υπεύθυνοι για το μεγαλύτερο κομμάτι επιφάνειας του σειριακού συστήματος) που αποθηκεύουν τοπικά τα βάρη των μονο-μπιτων πινάκων B_z και υπολογίζουν τα γινόμενα μεταξύ μονο-μπιτων πινάκων A_y και B_z , τα συμπλέγματα κελιών υπεύθυνα για το συμπλήρωμα ως προς το 2 των προαναφερόμενων γινομένων (σε περίπτωση που πολλαπλασιάζουμε πίνακες με πρόσημο), έπειτα τα συμπλέγματα δέντρων που αθροίζουν γινόμενα από κοινούς πίνακες A_y και τέλος τα δέντρα που αθροίζουν τα επιμέρους αθροίσματα για να εξάγουν το τελικό αποτέλεσμα.

Αρχικά, όσον αφορά τους συστολικούς πίνακες που υπολογίζουν τα γινόμενα μονο-μπιτων πινάκων, ο αριθμός των κελιών από τα οποία αποτελούνται εξαρτάται από τις διαστάσεις τους, οπότε η επιφάνεια και η ισχύς τους συνδέεται άμεσα με το μέγεθος τους. Επειδή στις μετρήσεις που πραγματοποιήσαμε τα συστολικά έχουν τετραγωνικές διαστάσεις ο διπλασιασμός των διαστάσεων οδηγεί περίπου σε τετραπλασιασμό της επιφάνειας. Στην πραγματικότητα η επιφάνεια των συστολικών αυξάνεται με μεγαλύτερο ρυθμό αρχικά, όπως 4.3 για την αύξηση των διαστάσεων από 4×4 σε 8×8 και ο ρυθμός αύξησης μειώνεται στο 4.03 για την αύξηση των διαστάσεων από 32×32 σε 64×64 και έπειτα, όπως φαίνεται στο σχήμα 35. Παρατηρούμε λοιπόν πως για διπλασιασμό των τετραγωνικών διαστάσεων για μεγάλες σχετικά διαστάσεις, η αύξηση της επιφάνειας των συστολικών πινάκων πλησιάζει την αύξηση κατά 4 φορές την επιφάνεια πριν τον διπλασιασμό.



Σχήμα 35: Αύξηση της επιφάνειας των συστολικών πινάκων (στο σύνολό τους) υπολογισμού μονο-μπιτων γινομένων σχετικά με τον διπλασιασμό των διαστάσεων για όλο το εύρος συχνοτήτων, ανεξαρτήτως του εύρους μπιτ. Η τιμή της αύξησης για κάθε διπλασιασμό των διαστάσεων υπολογίζεται διαιρώντας την επιφάνεια μετά τον διπλασιασμό με την επιφάνεια πριν τον διπλασιασμό.

Έπειτα, ο αριθμός συμπλεγμάτων κελιών συμπληρώματος ως προς 2 που αντιστοιχούν σε κάθε μονο-μπιτο συστολικό πίνακα υπεύθυνο για ορισμένο B_z είναι ίδιος με τον αριθμό στηλών του πίνακα και επομένως ο διπλασιασμός των στηλών οδηγεί σε διπλασιασμό της συνολικής τους επιφάνειας, γεγονός που επιβεβαιώνεται

από τα δεδομένα των συνθέσεων. Παρομοίως, τα συμπλέγματα δέντρων για την άθροιση των γινομένων μονομιπτων πινάκων είναι σε αριθμό όσες και οι στήλες του πίνακα και το ίδιο ισχύει για τα δέντρα τελικού υπολογισμού του γινομένου $A*B$. Επομένως η συνολική επιφάνειά τους θα διπλασιαστεί με τον διπλασιασμό των διαστάσεων και οι μετρήσεις των συνθέσεων το επιβεβαιώνουν.

Όσον αφορά την συμπεριφορά των τμημάτων του σειριακού συστήματος ως προς την μεταβολή του εύρους μπιτ, εδώ παρατηρείται μεγαλύτερη ποικιλομορφία. Αρχικά, αφού το πλήθος των πινάκων υπολογισμού γινομένων είναι ίσο με το εύρος των μπιτ, κάθε διπλασιασμός του προκαλεί και διπλασιασμό των πινάκων. Εκτός αυτού όμως, κάθε κελί των πινάκων αυτών έχει μία τοπική μονάδα υπολογισμού για κάθε μπιτ του πίνακα A, οπότε θα αυξηθεί και η επιφάνεια κάθε κελιού σχετικά με την αύξηση του εύρους μπιτ. Η αύξηση της επιφάνειας κάθε κελιού όμως δεν είναι ακριβώς ανάλογη με την αύξηση του εύρους μπιτ, επειδή ο καταχωρητής των κελιών που είναι υπεύθυνος για την αποθήκευση των μπιτ του πίνακα B είναι πάντα ένας. Καθώς αυξάνονται τα μπιτ, η επιφάνεια που καταλαμβάνει αυτός ο καταχωρητής γίνεται όλο και πιο αμελητέα και η αύξηση της επιφάνειας των κελιών είναι σχεδόν ανάλογη με την αύξηση του εύρους. Έτσι, η αύξηση της συνολικής επιφάνειας των πινάκων υπολογισμού γινομένων ξεκινάει από μεταβολή επί 3.78 για αύξηση του εύρους μπιτ από 4 σε 8, και καταλήγει σε 3.94 για αύξηση από 16 μπιτ σε 32, όπως φαίνεται στο σχήμα 36. Μπορούμε να πούμε επομένως ότι η επιφάνειά τους τείνει να τετραπλασιαστεί για κάθε διπλασιασμό του εύρους μπιτ.




Σχήμα 36: Αύξηση της επιφάνειας των συστολικών πινάκων υπολογισμού A_v*B_z σχετικά με τον διπλασιασμό του εύρους μπιτ για όλο το εύρος συχνοτήτων, ανεξαρτήτως των διαστάσεων. Η τιμή της αύξησης για κάθε διπλασιασμό του εύρους υπολογίζεται διαιρώντας την επιφάνεια μετά τον διπλασιασμό με την επιφάνεια πριν τον διπλασιασμό.

Σχετικά με το τμήμα που είναι υπεύθυνο για τα συμπληρώματα ως προς το 2, προκειμένου να ερευνήσουμε την αύξηση της επιφάνειας του, είναι πιο λογικό να δούμε με ποιόν τρόπο αυξάνεται το μέγεθος ενός συμπλέγματος που είναι υπεύθυνο για μία στήλη των πινάκων B_z . Για κάθε πίνακα B_z που δεν περιέχει τα περισσότερα σημαντικά μπιτ του B, κάθε σύμπλεγμα αποτελείται από ένα κελί για τα γινόμενα του πίνακα προσήμου του A και έναν καταχωρητή για κάθε ένα από τα υπόλοιπα. Για κάθε διπλασιασμό του εύρους μπιτ αυξάνονται οι καταχωρητές αλλά πάντα το κελί συμπληρώματος είναι ένα, επομένως καθώς αυξάνονται τα μπιτ η επιφάνεια των καταχωρητών κυριαρχεί και η επιφάνεια του συμπλέγματος τείνει να διπλασιαστεί, ξεκινώντας από αύξηση επιφάνειας 1.63 φορές για την μεταβολή από 4 σε 8 μπιτ και καταλήγοντας σε αύξηση 1.86 φορές για την μεταβολή από 16 σε 32 μπιτ. Για τον πίνακα B_{M-1} (όπου M το εύρος μπιτ) ο οποίος περιέχει τα μπιτ προσήμου του πίνακα B, τα συμπλέγματα κάθε στήλης λειτουργούν αντίστροφα με τα προαναφερόμενα, χρησιμοποιώντας έναν καταχωρητή για τα γινόμενα που προέρχονται από τον πίνακα προσήμου του A και κελιά για όλα τα υπόλοιπα. Δεδομένου ότι προφανώς ένα κελί έχει σημαντικά μεγαλύτερη επιφάνεια από έναν καταχωρητή, η επιφάνεια των συμπλεγμάτων αυτών αυξάνεται με αντίστροφο ρυθμό από πριν, καταλήγοντας σε σχεδόν ανάλογη αύξηση με αυτή του εύρους μπιτ καθώς η επιφάνεια του μονού καταχωρητή τείνει να γίνει αμελητέα, ξεκινώντας από αύξηση επιφάνειας 2.17 φορές για την μεταβολή από 4 σε 8 μπιτ και καταλήγοντας σε αύξηση 2.03 φορές για την μεταβολή από 16 σε 32 μπιτ. Εκτός από την αύξηση επιφάνειας που

παρατηρούμε στα συμπλέγματα κάθε στήλης, με την αύξηση των συστολικών πινάκων ακολουθεί και αύξηση των συμπλεγμάτων κελιών συμπληρώματος. Με την αύξηση του εύρους μπιτ, αυξάνονται σε αριθμό μόνο τα συμπλέγματα που δεν αφορούν τα μπιτ προσήμου του B, τα οποία έχουν μεμονωμένα μικρότερη επιφάνεια. Καθώς όμως αυξάνονται τα μπιτ, αυτά τα συμπλέγματα θα καταλαμβάνουν την συντριπτική πλειοψηφία, ενισχύοντας την επιρροή τους στην συνολική επιφάνεια. Εν τέλη, για αύξηση από 4 σε 8 μπιτ, η επιφάνεια αυξάνεται επί 3.21, ενώ για αύξηση από 16 σε 32 μπιτ, η επιφάνεια αυξάνεται επί 3.58, όπως φαίνεται στο σχήμα 37.



Σχήμα 37: Αύξηση της επιφάνειας των συμπλεγμάτων κελιών συμπληρώματος ως προς το 2 σχετικά με τον διπλασιασμό του εύρους μπιτ για όλο το εύρος συχνοτήτων, ανεξαρτήτως των διαστάσεων. Η τιμή της αύξησης για κάθε διπλασιασμό του εύρους υπολογίζεται διαιρώντας την επιφάνεια μετά τον διπλασιασμό με την επιφάνεια πριν τον διπλασιασμό.




Σχήμα 38: Αύξηση της επιφάνειας των συμπλεγμάτων δέντρων άθροισης γινομένων $A_n \cdot B_z$ σχετικά με τον διπλασιασμό του εύρους μπιτ για όλο το εύρος συχνοτήτων, ανεξαρτήτως των διαστάσεων. Η τιμή της αύξησης για κάθε διπλασιασμό του εύρους υπολογίζεται διαιρώντας την επιφάνεια μετά τον διπλασιασμό με την επιφάνεια πριν τον διπλασιασμό.

Έπειτα, εφόσον τα συμπλέγματα δέντρων υπολογισμού των αθροισμάτων των γινομένων μονο-μπιτων πινάκων δεν αλλάζουν σε αριθμό με την αύξηση του εύρους μπιτ (ο αριθμός τους εξαρτάται μόνο από τις στήλες των πινάκων), η μόνη αύξηση της επιφάνειας που καταλαμβάνουν οφείλεται στην αλλαγή της δομής τους. Με κάθε διπλασιασμό του εύρους μπιτ, ο αριθμός των κελιών που απαρτίζουν ένα δέντρο αυξάνεται επί δύο συν ένα. Για παράδειγμα, ένα δέντρο για τέσσερα μπιτ αποτελείται από τρία κελιά, ενώ ένα δέντρο για οχτώ μπιτ αποτελείται από επτά κελιά. Καθώς αυξάνονται τα μπιτ η αύξηση των συνολικών κελιών τείνει να

είναι ανάλογη αφού η προσθήκη ενός μόνο κελιού παραπάνω γίνεται σχεδόν αμελητέα. Εκτός αυτού, με αύξηση του εύρους μπιτ, αυξάνονται και ανάλογα τα δέντρα από τα οποία αποτελείται ένα σύμπλεγμα, μιας και χρειαζόμαστε ένα δέντρο για κάθε μπιτ του πίνακα Α. Αξίζει να σημειωθεί ότι το τελευταίο δέντρο κάθε συμπλέγματος καταλαμβάνει μεγαλύτερη επιφάνεια από τα υπόλοιπα επειδή τα κελιά του περιέχουν πύλες ΚΑΙ, αλλά καθώς αυξάνονται τα δέντρα μέσα σε ένα σύμπλεγμα λόγω της αύξησης του εύρους μπιτ, η επιρροή του στην συνολική επιφάνεια μειώνεται. Εν τέλει, με κάθε διπλασιασμό του εύρους μπιτ η συνολική επιφάνεια των συμπλεγμάτων τείνει να τετραπλασιαστεί, ξεκινώντας από αύξηση επιφάνειας κατά 4.61 καθώς μεταβαίνουμε από 4 σε 8 μπιτ και καταλήγοντας σε αύξηση κατά 4.12 καθώς μεταβαίνουμε από 16 σε 32 μπιτ, όπως φαίνεται στο σχήμα 38.

Τέλος, η αύξηση της επιφάνειας των δέντρων τελικού υπολογισμού υπολογίζεται παρόμοια με αυτή των δέντρων άθροισης γινομένων, με τη διαφορά ότι πλέον τα κελιά των δέντρων δεν έχουν όλα ίση επιφάνεια. Παρ' όλο που ο αριθμός κελιών αυξάνεται με τον ίδιο τρόπο, δηλαδή για κάθε διπλασιασμό του εύρους μπιτ τα κελιά αυξάνονται σε αριθμό επί δύο συν ένα, τα κελιά κάθε επιπέδου έχουν διαφορετικό αριθμό καταχωρητών στη μία είσοδό τους, με τα κελιά του επόμενου επιπέδου να απαιτούν διπλάσιο αριθμό καταχωρητών στην μία είσοδο. Για διευκρίνιση, τα κελιά του πρώτου επιπέδου έχουν έναν καταχωρητή εισόδου στην μία από τις δύο εισόδους τους. Λόγω της δομής των δέντρων όμως, τα κελιά με τους περισσότερους καταχωρητές είναι συγκριτικά λιγότερα από τα υπόλοιπα, αφού καθώς μεταβαίνουμε από το επίπεδο εισόδων προς τα επόμενα επίπεδα, τα κελιά διαιρούνται σε πλήθος διὰ δύο και το πλήθος των καταχωρητών κάθε κελιού διπλασιάζεται. Έτσι, κάθε επίπεδο στην ουσία έχει το ίδιο πλήθος καταχωρητών ολίσθησης. Για παράδειγμα, ένα δέντρο για εύρος 4 μπιτ θα αποτελείται από τρία κελιά, δύο κελιά πρώτου επιπέδου με έναν καταχωρητή ολίσθησης το καθένα και ένα κελί στο τελικό επίπεδο εξόδου με δύο καταχωρητές ολίσθησης. Για διπλάσιο εύρος μπιτ 8, το δέντρο θα αποτελείται από 7 κελιά ($2 \cdot 3 + 1$), τα τέσσερα των οποίων βρίσκονται στο αρχικό επίπεδο εισόδου, με έναν καταχωρητή εισόδου το καθένα, έπειτα δύο κελιά στο επόμενο επίπεδο, με δύο καταχωρητές εισόδου το καθένα και τέλος ένα κελί εξόδου με τέσσερις καταχωρητές εισόδου. Στην ουσία το δέντρο των 8 μπιτ αποτελείται από δύο δέντρα των 4 μπιτ και ένα κελί ακόμα με τέσσερις καταχωρητές εισόδου. Και καθώς αυξάνονται ακόμα περισσότερο τα μπιτ, η επιρροή της επιφάνειας αυτού του ενός κελιού θα αρχίσει να μειώνεται. Επομένως η αύξηση της επιφάνειας των δέντρων δεν ξεπερνά πολύ αυτή του εύρους μπιτ, ξεκινώντας από αύξηση επιφάνειας κατά 2.51 για την μεταβολή από 4 σε 8 μπιτ και καταλήγοντας σε 2.25 για την μεταβολή από 16 μπιτ σε 32, όπως φαίνεται στο σχήμα 39.


Επιφάνεια δέντρων τελικού υπολογισμού κανονικοποιημένη προς επιφάνεια μισού εύρους μπιτ




Σχήμα 39: Αύξηση της επιφάνειας των δέντρων τελικού υπολογισμού σχετικά με τον διπλασιασμό του εύρους μπιτ για όλο το εύρος συχνοτήτων, ανεξαρτήτως των διαστάσεων. Η τιμή της αύξησης για κάθε διπλασιασμό του εύρους υπολογίζεται διαιρώντας την επιφάνεια μετά τον διπλασιασμό με την επιφάνεια πριν τον διπλασιασμό.

Ένα χρήσιμο εργαλείο για να δούμε πόση επιρροή πάνω στην επιφάνεια ασκούν τα τμήματα είναι να δούμε πόσο μεγάλο ποσοστό της συνολικής επιφάνειας του συστήματος καταλαμβάνουν. Ξεκινώντας από τους πίνακες υπολογισμού γινομένων, όσο μεγαλύτερες είναι οι διαστάσεις του συστήματος, τόσο μεγαλύτερη είναι

η επιφάνεια που καταλαμβάνουν οι συστολικοί πίνακες υπολογισμού γινομένων μονο-μπιτων πινάκων σχετικά με το υπόλοιπο σύστημα. Μάλιστα, για διαστάσεις 4×4 , η επιφάνεια των πινάκων καταλαμβάνει μόλις το 60% της συνολικής επιφάνειας ενώ για διαστάσεις 64×64 , το 96% της συνολικής επιφάνειας, όπως φαίνεται στο σχήμα 40. Αυτά τα ποσοστά είναι ο μέσος όρος ανάμεσα στα διάφορα εύρη μπιτ. Όσο αυξάνονται οι διαστάσεις, τόσο λιγότερη διαφορά υπάρχει στα ποσοστά ανάμεσα στα διαφορετικά εύρη μπιτ, από 2% για διαστάσεις 2×2 μέχρι διαφορά μικρότερη του 1% για διαστάσεις 32×32 .



Σχήμα 40: Ποσοστό της συνολικής επιφάνειας το οποίο οφείλεται στους συστολικούς πίνακες για όλο το εύρος μπιτ και διαστάσεων, ανεξαρτήτως της συχνότητας.




Σχήμα 41: Ποσοστό της συνολικής επιφάνειας το οποίο οφείλεται στα συμπλέγματα δέντρων άθροισης των γινομένων μονο-μπιτων πινάκων, για όλο το εύρος μπιτ και διαστάσεων, ανεξαρτήτως της συχνότητας.

Από τις μετρήσεις των συνθέσεων βλέπουμε ότι το ποσοστό επιφάνειας για τα υπόλοιπα τμήματα του συστήματος μειώνεται σταδιακά με την αύξηση των διαστάσεων. Καθώς αυξάνεται το εύρος των μπιτ όμως, η ποσοστιαία επιφάνεια των συστολικών πινάκων και των συμπλεγμάτων δέντρων, που αθροίζουν τα γινόμενά τους, αυξάνεται (όπως παρατηρούμε στο σχήματα 40 και 41) ενώ παράλληλα η ποσοστιαία επιφάνεια των συμπλεγμάτων κελιών συμπληρώματος ως προς το 2 και των τελικών δέντρων μειώνεται (όπως παρατηρούμε στα σχήματα 42 και 43). Παρατηρώντας τα ποσοστά και των τεσσάρων τμημάτων μπορούμε να πούμε ότι την μεγαλύτερη επιρροή στην επιφάνεια την έχουν οι πίνακες υπολογισμού γινομένου, τόσο για μεταβολές διαστάσεων όσο και για μεταβολές εύρους μπιτ. Έπειτα, τα συμπλέγματα δέντρων άθροισης των γινομένων


καταλαμβάνουν και αυτά ένα σχετικά σημαντικό κομμάτι της επιφάνειας τουλάχιστον μέχρι να αυξηθούν οι διαστάσεις των πινάκων πάνω από το 8*8 (από εκεί και έπειτα το ποσοστό των δέντρων πέφτει κάτω από το 10%). Παράλληλα, τα ποσοστά επιφάνειας των υπόλοιπων τμημάτων είναι συγκριτικά μικρότερα, με τα δέντρα τελικού υπολογισμού να έχουν μέγιστο ποσοστό επιφάνειας 7% και τα συμπλέγματα κελιών αντιστροφής και επέκτασης προσήμου καταλαμβάνουν λιγότερο από το 10% για διαστάσεις μεγαλύτερες του 4*4. Αναμένουμε λοιπόν πως τα συμπλέγματα δέντρων αθροίσματος γινομένων και ακόμα περισσότερο οι συστολικοί πίνακες λόγω του ποσοστού επιφάνειας που καταλαμβάνουν ασκούν την μεγαλύτερη επιρροή στην συμπεριφορά του συστήματος σύμφωνα με αλλαγές των διαστάσεων και εύρους μπιτ.

Ποσοστό επιφάνειας συμπλεγμάτων κελιών συμπληρώματος



Σχήμα 42: Ποσοστό της συνολικής επιφάνειας το οποίο οφείλεται στα συμπλέγματα κελιών συμπληρώματος ως προς το 2, για όλο το εύρος μπιτ και διαστάσεων, ανεξαρτήτως της συχνότητας.

Ποσοστό επιφάνειας δέντρων τελικού υπολογισμού




Σχήμα 43: Ποσοστό της συνολικής επιφάνειας το οποίο οφείλεται στα δέντρα τελικού υπολογισμού, για όλο το εύρος μπιτ και διαστάσεων, ανεξαρτήτως της συχνότητας.

Εν συντομία, όσον αφορά τις μεταβολές των διαστάσεων, για διπλασιασμό των τετραγωνικών διαστάσεων οι πίνακες υπολογισμού τείνουν να τετραπλασιαστούν σε επιφάνεια. Για μικρές διαστάσεις όμως ο ρυθμός αύξησης τους υπερβαίνει το 4. Ταυτόχρονα, τα υπόλοιπα τμήματα εξαρτώνται μόνο από την διάσταση των στηλών, άρα διπλασιάζονται σε επιφάνεια. Επομένως, ο ρυθμός αύξησης όλου του υπόλοιπου συστήματος είναι 2 και αυτό θα περιορίσει την αύξηση ολόκληρου του συστήματος κάτω από το 4, όπως θα δούμε παρακάτω, τουλάχιστον μέχρι να αυξηθούν αρκετά οι διαστάσεις ώστε οι πίνακες υπολογισμού γινομένου να καταλαμβάνουν πάνω από το 90% της επιφάνειας. Όσον αφορά την αύξηση του εύρους μπιτ, τα δύο κυρίαρχα

τμήματα σχετικά με τα ποσοστά επιφάνειας είναι τα δέντρα άθροισης γινομένων και οι συστολικοί πίνακες, όπου σε αντίθεση με πριν τα δέντρα τείνουν να τετραπλασιαστούν σε επιφάνεια ξεκινώντας όμως από ρυθμό αύξησης μεγαλύτερο του 4 για μικρό εύρος μπιτ ενώ οι πίνακες υπολογισμού οι οποίοι καταλαμβάνουν ακόμα μεγαλύτερο τμήμα της επιφάνειας από τα δέντρα τείνουν να τετραπλασιαστούν ξεκινώντας με ρυθμός αύξησης μικρότερο του 4. Τα συμπλέγματα κελιών συμπλήρωσης και τα τελικά δέντρα επίσης έχουν ρυθμούς αύξησης μικρότερους του 4, αν και η επιρροή τους είναι πολύ περιορισμένη. Εν τέλει το σύστημα στο σύνολό του τείνει να τετραπλασιαστεί σε επιφάνεια για κάθε διπλασιασμό του εύρους μπιτ ξεκινώντας με ρυθμός αύξησης μικρότερο του 4, όπως θα δούμε παρακάτω.

Μετά την ανάλυση της συμπεριφοράς των επιμέρους τμημάτων λοιπόν ήρθε η ώρα να δούμε ακριβώς πως συμπεριφέρεται το σειριακό σύστημα στο σύνολό του. Το σχήμα 44 συσχετίζει την αύξηση της επιφάνειας καθώς και της ισχύος του σειριακού συστήματος με την αύξηση των διαστάσεων του συστολικού. Στον οριζόντιο άξονα του σχήματος έχουμε τις διαστάσεις του συστολικού, οι οποίες είναι τετραγωνικές. Στον κάθετο άξονα, έχουμε την αύξηση της επιφάνειας την οποία υπολογίζουμε διαιρώντας την επιφάνεια που αντιστοιχεί στις διαστάσεις του οριζόντιου άξονα με την επιφάνεια που αντιστοιχεί στις μισές διαστάσεις. Το ίδιο ισχύει και για το διάγραμμα ισχύος.




Σχήμα 44: Αύξηση της επιφάνειας και ισχύος του σειριακού συστολικού σχετικά με τον διπλασιασμό των διαστάσεων για όλο το εύρος συχνοτήτων, ανεξαρτήτως του εύρους μπιτ. Η τιμή της αύξησης για κάθε διπλασιασμό των διαστάσεων υπολογίζεται διαιρώντας την επιφάνεια-ισχύ μετά τον διπλασιασμό με την επιφάνεια-ισχύ πριν τον διπλασιασμό.

Η συμπεριφορά του συστήματος που παρουσιάζει το σχήμα παρατηρήσαμε ότι δεν αλλάζει σημαντικά με τη συχνότητα λειτουργίας, επειδή η συχνότητα έχει αμελητέα επιρροή στην επιφάνεια του συστήματος (τάξης του 1% μέγιστο μέχρι τα 2 GHz και 2.5% με 15.5% για 3 GHz). Ο λόγος για αυτό είναι πώς το σειριακό σύστημα ακόμα και για την χαμηλότερη συχνότητα των 250 MHz που δοκιμάστηκε, χρησιμοποιεί ήδη τις μικρότερες διαθέσιμες πύλες. Πάνω από τα 2 GHz αρχίζουν να προσθέτονται σε συγκριτικά μικρό ποσοστό και μερικές ακόμα πύλες για να πετύχει το σύστημα τόσο υψηλές συχνότητες. Το σχήμα 44 δείχνει πως η επιφάνεια αυξάνεται παράλληλα με την αύξηση των διαστάσεων με φθίνοντα ρυθμό, τείνοντας να μεγιστοποιηθεί στην τιμή τέσσερα. Για συχνότητες μικρότερες των 3 GHz, ξεκινώντας από την αύξηση διαστάσεων από 2*2 σε 4*4, η επιφάνεια του συστήματος αυξάνεται κατά 3.07 φορές και για την αύξηση των διαστάσεων από 32*32 σε 64*64 η επιφάνεια του συστήματος αυξάνεται κατά 3.90 φορές. Συγκεκριμένα για 3 GHz, όπου το σειριακό συστολικό φτάνει τα όριά του, υπάρχει μία αύξηση στους ρυθμούς αύξησης από + 0.3% έως και + 3.4%, με μέγιστη τιμή το 3.99 για την μεταβολή των διαστάσεων από 32*32 σε 64*64. Παρατηρούμε ότι η ισχύς αυξάνεται με παρόμοιο ρυθμό με την επιφάνεια του συστήματος. Παρ' όλα αυτά τα διαγράμματα δεν είναι πανομοιότυπα, υπάρχει για διαστάσεις 4*4 μία διαφορά της τάξης + 3% η οποία μειώνεται καθώς αυξάνονται οι διαστάσεις μέχρι να είναι μικρότερη του 1%, με εξαίρεση την συχνότητα των 3 GHz όπου η διαφορά είναι αρνητική, ξεκινώντας από το - 1.7% για μικρές διαστάσεις μέχρι και - 4% καθώς αυξάνονται οι διαστάσεις.

Ο λόγος για τον μεταβαλλόμενο ρυθμό αύξησης της επιφάνειας-ισχύος είναι το γεγονός ότι η αναλογία της επιφάνειας ανάμεσα στους συστολικούς πίνακες (που τείνουν να τετραπλασιάζονται σε επιφάνεια για διπλασιασμό των διαστάσεων) και στην επιφάνεια των υπόλοιπων τμημάτων του συστήματος (τα οποία διπλασιάζονται σε επιφάνεια για διπλασιασμό των διαστάσεων) δεν είναι σταθερή.

Το σχήμα 45 συσχετίζει την αύξηση της επιφάνειας και ισχύος του σειριακού συστήματος με την αύξηση του εύρους μπιτ. Η συμπεριφορά που αντικατοπτρίζει το σχήμα 45 είναι παρόμοια σε όλες τις συχνότητες που συνθέσαμε το σύστημα (με μία μικρή διαφοροποίηση στην συχνότητα 2 GHz για εύρος μπιτ 8 και μία πιο ουσιαστική διαφοροποίηση στην συχνότητα 3 GHz για εύρος 32 μπιτ). Ο λόγος είναι πάλι, ότι η συχνότητα δεν επηρεάζει σημαντικά την επιφάνεια του συστήματος (η μέγιστη μεταβολή που παρατηρήθηκε ήταν 1% μέχρι και τα 2 GHz και 2.5% με 15.5% για 3 GHz). Στον οριζόντιο άξονα του σχήματος έχουμε το εύρος μπιτ. Στον κάθετο άξονα του σχήματος έχουμε την αύξηση της επιφάνειας του συστήματος, την οποία υπολογίζουμε διαιρώντας την επιφάνεια που αντιστοιχεί στο εύρος μπιτ του οριζόντιου άξονα με την επιφάνεια που αντιστοιχεί στο μισό εύρος μπιτ. Το ίδιο ισχύει για το διάγραμμα ισχύος.




Σχήμα 45: Αύξηση της επιφάνειας και ισχύος του σειριακού συστολικού σχετικά με τον διπλασιασμό του εύρους μπιτ για όλο το εύρος συχνοτήτων, ανεξαρτήτως των διαστάσεων. Η τιμή της αύξησης για κάθε διπλασιασμό του εύρους μπιτ υπολογίζεται διαιρώντας την επιφάνεια-ισχύ μετά τον διπλασιασμό με την επιφάνεια-ισχύ πριν τον διπλασιασμό.

Το σχήμα 45 δείχνει πως η επιφάνεια αυξάνεται παράλληλα με την αύξηση του εύρους μπιτ, τείνοντας να μεγιστοποιηθεί προς την τιμή τέσσερα. Ξεκινώντας από την αύξηση μπιτ από 4 σε 8, η επιφάνεια του συστήματος αυξάνεται κατά 3.67 και για την αύξηση του εύρους μπιτ από 16 σε 32 η επιφάνεια του συστήματος αυξάνεται κατά 3.88. Δύο διαφοροποιήσεις στις τιμές αύξησης που παρατηρούμε είναι για 2 GHz, όπου καθώς αυξάνεται το εύρος σε 8 μπιτ ο ρυθμός αύξησης είναι 3.71 και πιο σημαντικά, στα 3 GHz καθώς αυξάνεται το εύρος στα 32 μπιτ, ο ρυθμός αύξησης είναι 3.98 έναντι του 3.88 (αύξηση κατά + 2.6%) που συναντάμε στις άλλες συχνότητες. Παρατηρούμε ότι η ισχύς αυξάνεται με παρόμοιο ρυθμό με την επιφάνεια του συστήματος. Παρ' όλα αυτά τα σχήματα δεν είναι πανομοιότυπα, υπάρχει μία μικρή διαφορά της τάξης + 0.3% με - 3.4%. Ο λόγος για τον μεταβαλλόμενο ρυθμό αύξησης της επιφάνειας-ισχύος είναι το γεγονός ότι η αναλογία της επιφάνειας ανάμεσα στα διάφορα τμήματα του συστήματος των οποίων η επιφάνεια και ισχύς μεταβάλλονται διαφορετικά, δεν είναι σταθερή.

Όπως παρατηρήσαμε, τα διαγράμματα ισχύος του σειριακού συστήματος παρουσιάζουν ομοιότητες με τα αντίστοιχα διαγράμματα επιφάνειας. Επίσης, σε κάθε διάγραμμα, είτε επιφάνειας είτε ισχύος δεν παρατηρούμε μεγάλες διακυμάνσεις στις τιμές. Ο λόγος για αυτά τα δύο είναι ότι το σειριακό σύστημα έχει μία σταθερή ομοιομορφία στα στοιχεία που το απαρτίζουν. Συγκεκριμένα, το ποσοστό της ακολουθιακής λογικής είναι $67 \pm 2\%$, το ποσοστό της συνδυαστικής λογικής είναι $29 \pm 1\%$ και το ποσοστό των αντιστροφών κυμαίνεται γύρω στην περιοχή των $3 \pm 1\%$ ανάμεσα σε όλες τις συνθέσεις που πραγματοποιήθηκαν, με εξαίρεση τη συχνότητα των 3 GHz, όπου το ποσοστό ακολουθιακής λογικής είναι $61 \pm 4\%$, το ποσοστό της συνδυαστικής λογικής είναι $34 \pm 1\%$ και το ποσοστό των αντιστροφών είναι γύρω στο $5 \pm 3\%$. Σε συνδυασμό με το γεγονός ότι οι πύλες που

καταλαμβάνουν την πλειοψηφία του συστήματος είναι κοινές ανάμεσα στις διαφορετικές συνθέσεις, οι διακυμάνσεις που παρατηρούμε είναι περιορισμένες και η ισχύς του συστήματος είναι ανάλογη της επιφάνειάς του.


Μετά την ανάλυση της συμπεριφοράς του σειριακού συστολικού ήρθε η ώρα να αναλύσουμε την συμπεριφορά που παρουσιάζει το βασικό συστολικό απέναντι σε μεταβολές των διαστάσεων και του εύρους μπιτ. Το σχήμα 46 συσχετίζει την αύξηση της επιφάνειας και ισχύος του βασικού συστολικού με την αύξηση των διαστάσεων του. Η συμπεριφορά του βασικού συστολικού συστήματος που παρουσιάζεται στο σχήμα 46 αντικατοπτρίζει τις συχνότητες 250 MHz μέχρι και 1 GHz επειδή πάνω από 1 GHz το εργαλείο σύνθεσης δεν μπορεί να πετύχει τον στόχο της ανώτερης συχνότητας για τις παραμέτρους διαστάσεων και εύρους μπιτ που χρησιμοποιήσαμε. Στον οριζόντιο άξονα του σχήματος έχουμε τις διαστάσεις, οι οποίες είναι τετραγωνικές. Στον κάθετο άξονα, έχουμε την αύξηση της επιφάνειας, την οποία υπολογίζουμε διαιρώντας την επιφάνεια που αντιστοιχεί στις διαστάσεις του οριζόντιου άξονα με την επιφάνεια που αντιστοιχεί στις μισές διαστάσεις. Το ίδιο ισχύει για το διάγραμμα ισχύος. Παρατηρούμε ότι υπάρχει μία σταθερή άνοδος του ρυθμού αύξησης της επιφάνειας η οποία καταλήγει να ξεπερνάει ελαφρώς το 4 για τη μεταβολή διαστάσεων από 32*32 σε 64*64, για τις συχνότητες των 250 και 500 MHz, αλλά για την συχνότητα του 1 GHz η αύξηση σταθεροποιείται στο 4 ξεκινώντας με τον διπλασιασμό των διαστάσεων από 4*4 σε 8*8 έως τον διπλασιασμό από 16*16 σε 32*32. Έπειτα, καθώς μεταβαίνουμε στις διαστάσεις 64*64 ο ρυθμός αύξησης ανέρχεται δραματικά στο 5 (+ 25% από την προηγούμενη τιμή). Η αύξηση της ισχύος παρουσιάζει σημαντική ομοιότητα με την αύξηση της επιφάνειας, με ορισμένες διαφορές στις τιμές μέσα στο εύρος $\pm 5.5\%$.



Σχήμα 46: Αύξηση της επιφάνειας και της ισχύος του βασικού συστολικού σχετικά με τον διπλασιασμό των διαστάσεων για όλο το εύρος συχνοτήτων, ανεξαρτήτως του εύρους μπιτ. Η τιμή της αύξησης για κάθε διπλασιασμό των διαστάσεων υπολογίζεται διαιρώντας την επιφάνεια-ισχύ μετά τον διπλασιασμό με την επιφάνεια-ισχύ πριν τον διπλασιασμό.

Το σχήμα 47 συσχετίζει την αύξηση της επιφάνειας και ισχύος του βασικού συστολικού με την αύξηση του εύρους μπιτ, για τις συχνότητες 250 MHz μέχρι και 1 GHz. Στα 250 MHz, παρατηρούμε ότι ενώ για τους διπλασιασμούς του εύρους από 4 σε 8 και έπειτα σε 16, ο ρυθμός αύξησης της επιφάνειας είναι σχεδόν σταθερός στο 2.68, για την μεταβίβαση στα 32 μπιτ ο ρυθμός αυξάνεται στο 3.43 (+ 28%). Αυτή η ραγδαία αύξηση υποδηλώνει μία αυξημένη δυσκολία βελτιστοποίησης του συστήματος για τα 32 μπιτ στην συγκεκριμένη συχνότητα, σχετικά με τα άλλα εύρη μπιτ. Από την άλλη, στα 500 MHz παρατηρούμε μία ενδιαφέρουσα περίπτωση, όπου αυτή τη φορά οι ρυθμοί αύξησης είναι 2.64, 3.27 και 3 για την μεταβολή εύρους ξεκινώντας από 4 σε 8, έπειτα σε 16 και τέλος σε 32 μπιτ. Ο ρυθμός αύξησης της επιφάνειας αυξάνεται και φτάνει την μέγιστη τιμή του για τη μεταβολή από 8 σε 16 μπιτ και έπειτα μειώνεται. Για τη συχνότητα του 1 GHz, οι ρυθμοί αύξησης είναι 3.17, 3.36 και 6.16 (+ 83% από την προηγούμενη τιμή) για την μεταβολή εύρους ξεκινώντας από 4 σε 8, έπειτα σε 16 και τέλος σε 32 μπιτ αντίστοιχα. Αυτή η απότομη και διαχωριστική αύξηση όλων των τιμών σε αντίθεση με τις άλλες συχνότητες υποδηλώνει σημαντική δυσκολία της βελτιστοποίησης του συστήματος για την συγκεκριμένη συχνότητα, σχετικά με τα άλλα εύρη μπιτ, ειδικά για εύρος μπιτ 32. Η συμπεριφορά του συστήματος όσον αφορά την ισχύ είναι παρόμοια με σημαντική αύξηση στις τιμές από + 0.6% μέχρι και + 25.6%. Παρατηρούμε ότι η αύξηση είναι μεγαλύτερη όσο μικρότερη είναι η συχνότητα. Για


συχνότητα 250 MHz, παρατηρούμε ότι ο ρυθμός αύξησης της ισχύος είναι σχετικά σταθερός γύρω στο 3.1 για διπλασιασμούς του εύρους από 4 μέχρι 16 μπιτ, ενώ αυξάνεται στο 4.32 (+ 39.8% από την προηγούμενη τιμή) στον διπλασιασμό από 16 σε 32 μπιτ. Έπειτα, για 500 MHz ο ρυθμός αύξησης μεγιστοποιείται στο 3.54 για τον διπλασιασμό από 8 σε 16 μπιτ, ενώ για 4 σε 8 μπιτ είναι 2.95 και για 16 σε 32 μπιτ είναι 3.48. Για 1 GHz παρατηρούμε πως ο ρυθμός αύξησης είναι 3.20 για τον διπλασιασμό από 4 σε 8 μπιτ, έπειτα 3.40 από 8 σε 16 και τέλος αυξάνεται ραγδαία στο 6.70 (+ 97.2% από την προηγούμενη τιμή) για τον διπλασιασμό από 16 σε 32 μπιτ, υποδηλώνοντας σημαντική δυσκολία στη βελτιστοποίηση του συστήματος για τόσο μεγάλο εύρος μπιτ.



Σχήμα 47: Αύξηση της επιφάνειας και ισχύος του βασικού συστολικού σχετικά με τον διπλασιασμό του εύρους μπιτ για όλο το εύρος συχνοτήτων, ανεξαρτήτως των διαστάσεων. Η τιμή της αύξησης για κάθε διπλασιασμό του εύρους μπιτ υπολογίζεται διαιρώντας την επιφάνεια-ισχύ μετά τον διπλασιασμό με την επιφάνεια-ισχύ πριν τον διπλασιασμό.


Στα διαγράμματα αύξησης επιφάνειας και ισχύος του βασικού συστήματος, ενώ παρατηρούμε παρόμοια συμπεριφορά ανάμεσα σε ισχύ και επιφάνεια, η διαφορά των τιμών ανάμεσα στα αντίστοιχα διαγράμματα αλλά και μέσα σε κάθε διάγραμμα ξεχωριστά είναι πολύ μεγαλύτερη από ότι παρατηρούμε στην συμπεριφορά του σειριακού συστήματος. Οι μεγάλες διακυμάνσεις στις τιμές αύξησης οφείλονται στο γεγονός ότι υπάρχει υψηλή ποικιλομορφία ανάμεσα στις πύλες που χρησιμοποιούνται ανάμεσα σε συνθέσεις για διαφορετικές παραμέτρους διαστάσεων, εύρους μπιτ και συχνότητας. Επίσης, παρατηρείται μεγαλύτερη διακύμανση στο ποσοστό ακολουθιακής και συνδυαστικής λογικής του συστήματος, με την ακολουθιακή λογική να κυμαίνεται στο $37 \pm 24\%$, τη συνδυαστική λογική να κυμαίνεται στο $59 \pm 22\%$ και το ποσοστό των αντιστροφών να είναι γύρω στο $3 \pm 1\%$ μέχρι τα 500 MHz, ενώ για 1 GHz τα ποσοστά αλλάζουν στο $33 \pm 28\%$, $61 \pm 24\%$ και $6 \pm 4\%$ αντίστοιχα. Αξίζει να σημειωθεί ότι το ελάχιστο ποσοστό ακολουθιακής λογικής και το μέγιστο ποσοστό συνδυαστικής λογικής εμφανίζονται για τον συνδυασμό εύρους μπιτ 4 και διαστάσεις 2×2 , δηλαδή την μικρότερη σύνθεση που πραγματοποιήθηκε, ενώ το μεγαλύτερο ποσοστό ακολουθιακής λογικής και το μικρότερο ποσοστό συνδυαστικής λογικής εμφανίζονται για το συνδυασμό εύρους 32 μπιτ και διαστάσεις 8×8 . Ανάμεσα σε όλες τις συνθέσεις παρατηρείται σταθερή αύξηση της αναλογίας μεταξύ ακολουθιακής και συνδυαστικής λογικής καθώς αυξάνεται το εύρος μπιτ και οι διαστάσεις, με μεγαλύτερη ευαισθησία στις αλλαγές εύρους μπιτ, γεγονός που συμβαδίζει και με τις μεταβολές επιφάνειας-ισχύος σχετικά με το εύρος μπιτ.

Μετά από την ανάλυση της αύξησης επιφάνειας και ισχύος των δύο συστημάτων σχετικά με τις διαστάσεις και το εύρος μπιτ, μένει να εξετάσουμε την άμεση ανταπόκριση τους απέναντι σε μεταβολές της συχνότητας. Το σχήμα 48 συσχετίζει την αύξηση της επιφάνειας και ισχύος του σειριακού συστήματος με την αύξηση της συχνότητας. Μέχρι και την συχνότητα 1 GHz δεν παρατηρείται καμία μεταβολή στην επιφάνεια. Παρατηρούμε ελάχιστη επιρροή της συχνότητας στην επιφάνεια μόνο στην αύξηση από 1 GHz σε 2 GHz, όπου παρατηρούμε μέσο ρυθμό αύξησης κάτω του 1.01. Ακόμα περισσότερο, στα 3 GHz όπου το σύστημα φτάνει τα όριά του, παρατηρούμε μέσο ρυθμό αύξησης γύρω στο 1.1 για εύρος 4 μπιτ, 1.09 για 8 μπιτ, 1.08 για 16 μπιτ και 1.1 για 32 μπιτ. Όσον αφορά την ισχύ, παρατηρούμε ότι ο ρυθμός αύξησης της σταδιακά μειώνεται, από μέσο όρο 1.81 σε 1.74 έπειτα σε 1.71 και τέλος σε 1.42 για τις μεταβολές συχνότητας από 250 MHz σε 500 MHz, 500 MHz σε 1 GHz, 1 GHz σε 2 GHz και 2 GHz σε 3 GHz αντίστοιχα.



Σχήμα 48: Αύξηση της επιφάνειας και ισχύος του σειριακού συστολικού σχετικά με την αύξηση της συχνότητας, για όλο το εύρος μπιτ, ανεξαρτήτως των διαστάσεων. Η τιμή της αύξησης για κάθε αύξηση των διαστάσεων υπολογίζεται διαιρώντας την επιφάνεια-ισχύ μετά την αύξηση, με την επιφάνεια-ισχύ πριν την αύξηση.

Το σχήμα 49 συσχετίζει την αύξηση της επιφάνειας και ισχύος του βασικού συστολικού συστήματος με την αύξηση της συχνότητας. Για τον διπλασιασμό από 250 MHz σε 500 MHz παρατηρούμε ουσιαστική αύξηση στην επιφάνεια μόνο για εύρος 16 μπιτ, όπου έχουμε αύξηση 1.21 και για εύρος 32 μπιτ στο 1.06. Για τον διπλασιασμό από 500 MHz σε 1 GHz, παρατηρούμε αύξηση της επιφάνειας κατά 1.09, 1.24, 1.26 και 2.57 για 4, 8, 16 και 32 μπιτ αντίστοιχα, υποδηλώνοντας ότι ειδικά για εύρος 32 μπιτ, το σύστημα επηρεάζεται σημαντικά από τη συχνότητα και το εργαλείο σύνθεσης δυσκολεύεται να το βελτιστοποιήσει. Η συχνότητα παρουσιάζει παρόμοια συμπεριφορά με διαφορετικές τιμές. Για τον διπλασιασμό της συχνότητας από 250 MHz σε 500 MHz μεγαλύτερη αύξηση παρατηρούμε στα 16 μπιτ, με τιμή 1.93, ενώ για 4, 8 και 32 μπιτ η αύξηση της ισχύος είναι 1.72, 1.66 και 1.55 αντίστοιχα. Για διπλασιασμό της συχνότητας από 500 MHz σε 1 GHz, η αύξηση της ισχύος έχει τιμές 1.78, 1.81 και 1.72 για 4, 8 και 16 μπιτ αντίστοιχα, ενώ για 32 μπιτ είναι 3.26.



Σχήμα 49: Αύξηση της επιφάνειας και ισχύος του βασικού συστολικού σχετικά με τον διπλασιασμό της συχνότητας, για όλο το εύρος μπιτ, ανεξαρτήτως των διαστάσεων. Η τιμή της αύξησης για κάθε διπλασιασμό των διαστάσεων υπολογίζεται διαιρώντας την επιφάνεια-ισχύ μετά τον διπλασιασμό με την επιφάνεια-ισχύ πριν τον διπλασιασμό.

4. Συμπεράσματα

Εξερευνήσαμε μία αρχιτεκτονική ενός σειριακού συστήματος πολλαπλασιασμού πινάκων υπολογισμού εντός μνήμης, με σκοπό να πετύχουμε μία πλήρως συνθέσιμη και οικονομική λύση, ως προς την επιφάνεια και την ισχύ, σε προβλήματα επιτάχυνσης νευρωνικών δικτύων. Επιλέξαμε την σειριακή μέθοδο υπολογισμού ώστε να έχουμε κελιά μικρού μεγέθους και ελάχιστης καθυστέρησης, με απλή σχεδίαση. Παράλληλα, ο υπολογισμός εντός μνήμης στοχεύει να αντιμετωπίσει την καθυστέρηση που εισάγει η συνεχής επικοινωνία με τη μνήμη στα συμβατικά συστήματα πολλαπλασιασμού πινάκων.

Η σειριακή υλοποίηση μας όμως, απαιτεί μεγάλο αριθμό καταχωρητών τόσο για την ολίσθηση στο πεδίο του χρόνου, όσο και στα πολλαπλά βήματα υπολογισμού. Πιστεύουμε ότι η επιφάνεια που καταλαμβάνουν αυτοί οι καταχωρητές είναι ο λόγος που το σύστημα εμφανίζει πλεονεκτήματα σε περιορισμένο εύρος μετρήσεων. Παρ' όλα αυτά, συγκρίνοντας το σύστημα μας με ένα βασικό συστολικό σύστημα παρόμοιας λειτουργίας, το οποίο όμως δεν πραγματοποιεί τις πράξεις σειριακά αλλά παράλληλα, παρατηρούμε ότι το σειριακό σύστημα παρουσιάζει πλεονεκτήματα στην επιφάνεια και ισχύ σε συνθήκες σχετικά μεγάλων διαστάσεων πινάκων (64*64 και άνω). Έπειτα, ενώ με την τεχνολογία 40 nm που χρησιμοποιήσαμε το βασικό συστολικό φτάνει τα όρια λειτουργίας του στην συχνότητα του 1 GHz, το σειριακό μπορεί να πετύχει έως και 3 GHz, με περιορισμένη αύξηση στην επιφάνεια. Ενώ ο χρόνος που απαιτεί το σειριακό σύστημα εξαρτάται από το εύρος μπιτ του τελικού αποτελέσματος και απαιτεί περισσότερους κύκλους του ρολογιού, η μεγαλύτερη συχνότητα του επιτρέπει να συναγωνιστεί το πιο γρήγορο βασικό συστολικό, όσον αφορά το χρόνο υπολογισμού και μάλιστα σε ορισμένες περιπτώσεις να το ξεπεράσει, σύμφωνα με τις δοκιμές που κάναμε σε συνελκτικά νευρωνικά δίκτυα.

Αφού λοιπόν η επιφάνεια του σειριακού συστήματος εξαρτάται ελάχιστα από τη συχνότητα, χρησιμοποιώντας την μέγιστη υποστηριζόμενη συχνότητα μπορούμε να φτάσουμε ανταγωνιστικές τιμές χρόνου για παρόμοια ή και λιγότερη επιφάνεια σχετικά με το βασικό συστολικό, ανάλογα με την περίπτωση.

Βιβλιογραφία

- [1] Zhewei Jiang, Shihui Yin, Jae-sun Seo and Mingoo Seok, "C3SRAM: An In-Memory-Computing SRAM Macro Based on Robust Capacitive Coupling Computing Mechanism", 2020.
- [2] Zhiyu Chen, Zhanghao Yu, Qing Jin, Yan He, Jingyu Wang, Sheng Lin, Dai Li Yanzhi Wang and Kaiyuan Yang, "CAP-RAM: A Charge-Domain In-Memory Computing 6T-SRAM for Accurate and Precision-Programmable CNN Inference", 2021.
- [3] Hyunjoon Kim, Qian Chen, Taegeun Yoo, Tony Tae-Hyoung Kim, and Bongjin Kim, "A 1-16b Precision Reconfigurable Digital In-Memory Computing Macro Featuring Column-MAC Architecture and Bit-Serial Computation", 2019.
- [4] Hyunjoon Kim, Taegeun Yoo, Tony Tae-Hyoung Kim, and Bongjin Kim, "Colonnade: A Reconfigurable SRAM-Based Digital Bit-Serial Compute-In-Memory Macro for Processing Neural Networks", 2021.
- [5] P. Meinerzhagen, C. Roth, and A. Burg, "Towards Generic Low-Power Area-Efficient Standard Cell Based Memory Architectures", 2010.
- [6] Oskar Andersson, Babak Mohammadi, Pascal Meinerzhagen, Andreas Burg, and Joachim Neves Rodrigues, "Ultra Low Voltage Synthesizable Memories: A Trade-Off Discussion in 65 nm CMOS", 2016.
- [7] YAMAN UMUROGLU, DAVIDE CONFICCONI, LAHIRU RASNAYAKE, THOMAS B. PREUSSER, MAGNUS SJÄLANDER, "Optimizing Bit-Serial Matrix Multiplication for Reconfigurable Computing", 2019.
- [8] Aravind Vasudevan, Andrew Anderson, David Gregg, "Parallel Multi Channel Convolution using General Matrix Multiplication", 2017.
- [9] Hasan Genc, Ameer Haj-Ali, Vighnesh Iyer, Alon Amid, Howard Mao, John Wright, Colin Schmidt, Jerry Zhao, Albert Ou, Max Banister, Yakun Sophia Shao, Borivoje Nikolic, Ion Stoica, Krste Asanovic, "Gemmini: An Agile Systolic Array Generator Enabling Systematic Evaluations of Deep-Learning Architectures", 2019.
- [10] Norman P. Jouppi, Cliff Young, Nishant Patil, David Patterson, Gaurav Agrawal, Raminder Bajwa, Sarah Bates, Suresh Bhatia, Nan Boden, Al Borchers, Rick Boyle, Pierre-luc Cantin, Clifford Chao, Chris Clark, Jeremy Coriell, Mike Daley, Matt Dau, Jeffrey Dean, Ben Gelb, Tara Vazir Ghaemmamghami, Rajendra Gottipati, William Gulland, Robert Hagmann, C. Richard Ho, Doug Hogberg, John Hu, Robert Hundt, Dan Hurt, Julian Ibarz, Aaron Jaffey, Alek Jaworski, Alexander Kaplan, Harshit Khaitan, Daniel Killebrew, Andy Koch, Naveen Kumar, Steve Lacy, James Laudon, James Law, Diemthu Le, Chris Leary, Zhuyuan Liu, Kyle Lucke, Alan Lundin, Gordon MacKean, Adriana Maggiore, Maire Mahony, Kieran Miller, Rahul Nagarajan, Ravi Narayanaswami, Ray Ni, Kathy Nix, Thomas Norrie, Mark Omernick, Narayana Penukonda, Andy Phelps, Jonathan Ross, Matt Ross, Amir Salek, Emad Samadiani, Chris Severn, Gregory Sizikov, Matthew Snelham, Jed Souter, Dan Steinberg, Andy Swing, Mercedes Tan, Gregory Thorson, Bo Tian, Horia Toma, Erick Tuttle, Vijay Vasudevan, Richard Walter, Walter Wang, Eric Wilcox, Doe Hyun Yoon, "In-Datacenter Performance Analysis of a Tensor Processing Unit", 2017.
- [11] Ananda Samajdar, Jan Moritz Joseph, Yuhao Zhuz Paul Whatmough, Matthew Mattina, Tushar Krishna, "A Systematic Methodology for Characterizing Scalability of DNN Accelerators using SCALE-Sim".
- [12] H. T. Kung, "Systolic architectures, which permit multiple computations for each memory access, can speed execution of compute-bound problems without increasing I/O requirements.", 1982.
- [13] Y. Umuroglu, L. Rasnayake and M. Själander, "BISMO: A Scalable Bit-Serial Matrix Multiplication Overlay for Reconfigurable Computing," 2018.
- [14] Jyh-Woei Lin, "Artificial Neural Network Related to Biological Neuron Network: A Review", 2017.
- [15] J. Stephen Judd, "Neural Network Design and the Complexity of Learning", 1991.
- [16] Raju Machupalli, Masum Hossain, Mrinal Mandal, "Review of ASIC accelerators for deep neural network", 2022.
- [17] I. Nisa, A. Sukumaran-Rajam, S. E. Kurt, C. Hong and P. Sadayappan, "Sampled Dense Matrix Multiplication for High-Performance Machine Learning," 2018.
- [18] Ziad Al-Qadi, Musbah Aqe, "Performance Analysis of Parallel Matrix Multiplication Algorithms Used in Image Processing", 2009.
- [19] Ke Shang, Yunjun Yao, Shunlin Liang, Yuhu Zhang, Joshua B. Fisher, Jiquan Chen, Shaomin Liu, Ziwei Xu, Yuan Zhang, Kun Jia, Xiaotong Zhang, Junming Yang, Xiangyi Bei, Xiaozheng Guo, Ruiyang Yu, Zijing Xie, Lilin Zhang, "DNN-MET: A deep neural networks method to integrate satellite-derived evapotranspiration products, eddy covariance observations and ancillary information", 2021.
- [20] Xiaoli Ren, Xiaoyong Li, Kaijun Ren, Junqiang Song, Zichen Xu, Kefeng Deng, Xiang Wang, "Deep Learning-Based Weather Prediction: A Survey", 2021.

- [21] Dipti Pawade, Avani Sakthapar, Mansi Jain, Neha Jain, Krushi Gad, "Story Scrambler - Automatic Text Generation Using Word Level RNN-LSTM", 2018.
- [22] Hei-Chia Wang, Wei-Ching Hsiao, Sheng-Han Chang, "Automatic paper writing based on a RNN and the TextRank algorithm", 2020.
- [23] Duan, Yonghui, Jianping Wang, "Design of semiautomatic digital creation system for electronic music based on recurrent neural network" 2022.
- [24] X. Gao, Y. Tian and Z. Qi, "RPD-GAN: Learning to Draw Realistic Paintings With Generative Adversarial Network", 2020.
- [25] Anran Jia, "An Intelligent Chatbot System Based on Entity Extraction Using RASA NLU and Neural Network", 2020.
- [26] C. S. Vui, G. K. Soon, C. K. On, R. Alfred and P. Anthony, "A review of stock market prediction with Artificial neural network (ANN)" 2013.
- [27] Diksha Moolchandani, Anshul Kumar, Smruti R. Sarangi, "Accelerating CNN Inference on ASICs: A Survey", 2021.
- [28] L. Zong-ling, W. Lu-yuan, Y. Ji-yang, C. Bo-wen, H. Liang, "The Design of Lightweight and Multi Parallel CNN Accelerator Based on FPGA" 2019.
- [29] B. Khagi, G. -R. Kwon, "3D CNN Design for the Classification of Alzheimer's Disease Using Brain MRI and PET", 2020.
- [30] Joseph Bullock, Carolina Cuesta-Lázaro, Arnau Quera-Bofarull, "XNet: a convolutional neural network (CNN) implementation for medical x-ray image segmentation suitable for small datasets", 2019.
- [31] T. Thomas, T. Bhatt, "Smart Car Parking System Using Convolutional Neural Network", 2018.
- [32] Marco Parola, Alice Nannini, Stefano Poleggi, "Web image search engine based on LSH index and CNN Resnet50", 2021.
- [33] S. Khan, M. H. Javed, E. Ahmed, S. A. A. Shah, S. U. Ali, "Facial Recognition using Convolutional Neural Networks and Implementation on Smart Glasses" 2019.
- [34] B. Kocacinar, B. Tas, F. P. Akbulut, C. Catal, D. Mishra, "A Real-Time CNN-Based Lightweight Mobile Masked Face Recognition System", 2022.
- [35] Y. He, J. Ren, G. Yu, Y. Cai, "Optimizing the Learning Performance in Mobile Augmented Reality Systems With CNN", 2020.
- [36] Arshad, M. A., Khan, S. H., Qamar, S., Khan, M. W., Murtza, I., Gwak, J., Khan, A., "Drone Navigation Using Region and Edge Exploitation-Based Deep CNN", 2022.
- [37] Kaiming He, Xiangyu Zhang, Shaoqing Ren, Jian Sun, "Deep Residual Learning for Image Recognition", 2015.
- [38] Andrew G. Howard, Menglong Zhu, Bo Chen, Dmitry Kalenichenko, Weijun Wang, Tobias Weyand, Marco Andreetto, Hartwig Adam, "MobileNets: Efficient Convolutional Neural Networks for Mobile Vision Applications", 2017.
- [39] Zhuang Liu, Hanzi Mao, Chao-Yuan Wu, Christoph Feichtenhofer, Trevor Darrell, Saining Xie, "A ConvNet for the 2020s", 2022.
- [40] Donghyuk Kim, Chengshuo Yu, Shanshan Xie, Yuzong Chen, Joo-Young Kim, Bongjin Kim, Jaydeep P. Kulkarni, Tony Tae-Hyoung Kim, "An Overview of Processing-in-Memory Circuits for Artificial Intelligence and Machine Learning", 2022.
- [41] J. Zhang, Z. Wang, and N. Verma, "In-memory computation of a machine-learning classifier in a standard 6T SRAM array", 2017.
- [42] M. E. Sinangil et al., "A 7-nm compute-in-memory SRAM macro supporting multi-bit input, weight and output and achieving 351 TOPS/W and 372.4 GOPS", 2021.
- [43] H. Kim, Q. Chen, and B. Kim, "A 16 K SRAM-based mixed-signal in-memory computing macro featuring voltage-mode accumulator and row-by-row ADC", 2019.
- [44] G. K. Chen, R. Kumar, H. E. Sumbul, P. C. Knag, and R. K. Krishnamurthy, "A 4096-neuron 1M-synapse 3.8-pJ/SOP spiking neural network with on-chip STDP learning and sparse weights in 10-nm FinFET CMOS", 2019.
- [45] J. Park, J. Lee, and D. Jeon, "7.6 A 65 nm 236.5 nJ/classification neuromorphic processor with 7.5% energy overhead on-chip learning using direct spike-only feedback", 2019.
- [46] Y.-D. Chih et al., "An 89 TOPS/W and 16.3 TOPS/mm² all-digital SRAM-based full-precision compute-in memory macro in 22 nm for machine-learning edge applications", 2021.
- [47] V. Seshadri et al., "Ambit: In-memory accelerator for bulk bitwise operations using commodity DRAM technology", 2017.

- [48] S. Li, D. Niu, K. T. Malladi, H. Zheng, B. Brennan, and Y. Xie, "DRISA: A DRAM-based reconfigurable in-situ accelerator", 2017.
- [49] M. He et al., "Newton: A DRAM-maker's accelerator-in-memory (AiM) architecture for machine learning", 2020.
- [50] S. Lee et al., "Hardware architecture and software stack for PIM based on commercial DRAM technology: Industrial product", 2021.
- [51] D. Kim, J. Kung, S. Chai, S. Yalamanchili, and S. Mukhopadhyay, "Neurocube: A programmable digital neuromorphic architecture with high-density 3D memory", 2016.
- [52] M. Gao, J. Pu, X. Yang, M. Horowitz, and C. Kozyrakis, "Tetris: Scalable and efficient neural network acceleration with 3D memory", 2017.
- [53] W.-H. Chen et al., "A 65 nm 1 Mb nonvolatile computing-in-memory ReRAM macro with sub-16ns multiply-and-accumulate for binary DNN AI edge processors", 2018.
- [54] C.-X. Xue et al., "A 1 Mb multibit ReRAM computing-in-memory macro with 14.6 ns parallel MAC computing time for CNN based AI edge processors", 2019.
- [55] C.-X. Xue et al., "A 22 nm 2 Mb ReRAM compute-in-memory macro with 121-28 TOPS/W for multibit MAC computing for tiny AI edge devices", 2020.
- [56] C.-X. Xue et al., "A 22 nm 4 Mb 8b-precision ReRAM computing-in-memory macro with 11.91 to 195.7 TOPS/W for tiny AI edge devices", 2021.